IC设计原型验证技术研究与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-13页 |
| 第一章 绪论 | 第13-16页 |
| ·集成电路的发展概况 | 第13页 |
| ·IC 设计的FPGA 原型验证技术 | 第13-14页 |
| ·论文拟解决的关键问题及创新之处 | 第14-15页 |
| ·论文的结构与主要内容 | 第15-16页 |
| 第二章 FPGA 原型验证技术研究 | 第16-30页 |
| ·功能验证概述 | 第16-22页 |
| ·功能验证的重要性与引入位置 | 第16-17页 |
| ·功能验证的主要方法 | 第17-22页 |
| ·FPGA 验证的验证流程 | 第22-23页 |
| ·多 FPGA 原型验证的概述 | 第23-25页 |
| ·多 FPGA 验证面临的问题 | 第25-30页 |
| ·代码转换与bug 定位 | 第25-27页 |
| ·逻辑划分与IO 瓶颈 | 第27-30页 |
| 第三章 多FPGA 验证的逻辑划分算法分析 | 第30-39页 |
| ·逻辑划分基本划分原则 | 第30页 |
| ·逻辑划分的方法 | 第30-32页 |
| ·逻辑划分算法的研究现状 | 第32页 |
| ·改进的基于模块的逻辑分割算法 | 第32-34页 |
| ·基于互连路径最优的逻辑划分算法描述及数学模型 | 第34-39页 |
| ·基于互连路径最优的逻辑划分算法描述 | 第34页 |
| ·划分算法的数学抽象 | 第34页 |
| ·逻辑分割过程描述 | 第34-39页 |
| ·划分前的准备 | 第35-36页 |
| ·逻辑划分阶段 | 第36-39页 |
| 第四章 多FPGA 验证的IO 复用模块的设计 | 第39-50页 |
| ·IO 瓶颈及 IO 复用技术 | 第39-40页 |
| ·IO 复用的设计效果 | 第40页 |
| ·IO 复用模块的设计 | 第40-42页 |
| ·FPGA 内面积与速度的互换原则 | 第40-41页 |
| ·IO 复用的FPGA 体系结构 | 第41页 |
| ·系统工作频率与发送频率的关系 | 第41-42页 |
| ·串行同步通信协议的设计 | 第42-43页 |
| ·串行同步通信的定义 | 第42页 |
| ·外同步串行通信协议的设计 | 第42-43页 |
| ·IO 复用模块的实现 | 第43-48页 |
| ·发送模块 | 第44-46页 |
| ·接收模块 | 第46-48页 |
| ·系统测试 | 第48页 |
| ·改进的多FPGA 原型验证流程 | 第48-50页 |
| 第五章 数字脉冲压缩系统的多 FPGA 验证 | 第50-58页 |
| ·数字脉冲压缩系统简介 | 第50页 |
| ·现有的 FPGA 验证平台介绍 | 第50-52页 |
| ·设计的逻辑划分过程 | 第52-55页 |
| ·设计逻辑资源分析 | 第52页 |
| ·逻辑划分过程 | 第52-55页 |
| ·IO 复用的使用 | 第55-57页 |
| ·实验总结 | 第57-58页 |
| 第六章 总结与展望 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间论文发表情况 | 第62-63页 |
