基于FPGA的星务信息收发系统的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.3 本文研究内容及论文结构 | 第13-14页 |
| 2 星务信息收发系统原理 | 第14-22页 |
| 2.1 微小卫星综合电子平台定义 | 第14-15页 |
| 2.2 微小卫星综合电子平台体系 | 第15-17页 |
| 2.2.1 开放式模块化体系 | 第16-17页 |
| 2.2.2 微小卫星综合电子平台模块功能 | 第17页 |
| 2.3 星务信息收发系统结构原理 | 第17-21页 |
| 2.3.1 设计指标 | 第17-18页 |
| 2.3.2 设计创新点 | 第18-19页 |
| 2.3.3 系统设计 | 第19-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 星务信息收发系统硬件平台设计 | 第22-38页 |
| 3.1 星务信息收发系统总体设计 | 第22-25页 |
| 3.2 FPGA基带模块 | 第25页 |
| 3.3 射频模块 | 第25-34页 |
| 3.3.1 AD9361 芯片原理 | 第25-27页 |
| 3.3.2 AD9361 模块 | 第27-28页 |
| 3.3.3 信号接口模块 | 第28-31页 |
| 3.3.4 电源及电源监测模块 | 第31-34页 |
| 3.4 PCB电路板设计 | 第34-37页 |
| 3.4.1 封装设计和布局布线 | 第35-36页 |
| 3.4.2 PCB版图设计与制作 | 第36-37页 |
| 3.5 本章小结 | 第37-38页 |
| 4 星务信息收发系统软件设计 | 第38-50页 |
| 4.1 软件设计流程与开发环境 | 第38-40页 |
| 4.2 差分编解码模块 | 第40-43页 |
| 4.2.1 差分编码 | 第40-42页 |
| 4.2.2 差分解码 | 第42-43页 |
| 4.3 QPSK信号调制模块 | 第43-46页 |
| 4.4 DQPSK解调模块 | 第46-49页 |
| 4.5 本章小结 | 第49-50页 |
| 5 星务信息收发系统硬件平台调试与分析 | 第50-62页 |
| 5.1 AD9361 寄存器配置 | 第50-53页 |
| 5.1.1 AD9361 寄存器说明 | 第50-51页 |
| 5.1.2 AD9361 寄存器配置时序 | 第51-53页 |
| 5.2 AD9361和FPGA接口时序 | 第53-56页 |
| 5.3 射频模块静电测试 | 第56-57页 |
| 5.4 射频模块电源测试 | 第57页 |
| 5.5 星务信息收发系统发射性能测试 | 第57-60页 |
| 5.6 星务信息收发系统接收性能测试 | 第60-61页 |
| 5.7 本章小结 | 第61-62页 |
| 6 总结与展望 | 第62-64页 |
| 6.1 研究总结 | 第62页 |
| 6.2 研究展望 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-67页 |
| 个人简历、在学期间发表学术论文及参与的项目 | 第67页 |
