| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 图目录 | 第10-13页 |
| 注释表 | 第13-14页 |
| 第一章 绪论 | 第14-20页 |
| ·数字通信系统 | 第14-17页 |
| ·数字通信系统模型 | 第14-15页 |
| ·课题研究背景 | 第15-17页 |
| ·纠错码技术的发展 | 第17页 |
| ·可编程逻辑器件的发展 | 第17-18页 |
| ·论文的研究内容以及结构安排 | 第18-20页 |
| 第二章 基于ARM 的图像处理模块的硬件实现 | 第20-27页 |
| ·基于ARM 的图像处理电路的硬件平台设计 | 第20-24页 |
| ·ARM 的功能和结构 | 第20-21页 |
| ·936C 实时图像处理电路的硬件实现 | 第21-24页 |
| ·MPEG4 视频编码技术特点 | 第24页 |
| ·图像压缩解压缩，传输及回放的流程 | 第24-26页 |
| ·图像压缩与解压缩器的结构和工作流程 | 第24-25页 |
| ·图像压缩与解压缩数据的传输和回放 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 外码RS 码编译码的原理与硬件实现 | 第27-48页 |
| ·纠错码的基本概念 | 第27-28页 |
| ·RS 码的编译码原理 | 第28-32页 |
| ·RS 码的编码原理 | 第28页 |
| ·RS 码的译码原理 | 第28-32页 |
| ·RS 码编译码器的硬件实现 | 第32-41页 |
| ·RS 码的编码器的硬件实现 | 第32-34页 |
| ·RS 码的译码器的硬件实现 | 第34-41页 |
| ·RS 码编译码器的仿真测试 | 第41-45页 |
| ·编码器的测试和仿真结果 | 第41-43页 |
| ·译码器的测试和仿真结果 | 第43-45页 |
| ·RS 码译码器的性能分析 | 第45-47页 |
| ·译码器的流水线分析 | 第45-46页 |
| ·译码器的资源利用率和时序分析 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 交织器与去交织原理和硬件实现 | 第48-53页 |
| ·交织器的算法研究 | 第48-49页 |
| ·交织器的FPGA 硬件实现 | 第49-50页 |
| ·交织器与去交织器的仿真测试与性能分析 | 第50-51页 |
| ·交织器与去交织器的仿真测试 | 第50-51页 |
| ·交织器与去交织器的性能分析 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第五章 内码卷积码的编译码原理与硬件实现 | 第53-69页 |
| ·卷积码的基本概念 | 第53-56页 |
| ·卷积码的编译码原理 | 第56-58页 |
| ·卷积码的编译码器的设计实现 | 第58-63页 |
| ·卷积码编码器的硬件实现 | 第58页 |
| ·卷积码译码器的硬件实现 | 第58-63页 |
| ·卷积码的编译码器的仿真测试 | 第63-67页 |
| ·卷积码编码器的仿真测试 | 第63-64页 |
| ·卷积码译码器子模块的仿真测试 | 第64-66页 |
| ·卷积码译码器的整体仿真测试 | 第66-67页 |
| ·卷积码译码器的性能分析 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 信道编解码器在936C 实时图像传输系统中的应用 | 第69-86页 |
| ·级联编译码器的连接 | 第69-74页 |
| ·级联编码器的连接 | 第69-73页 |
| ·级联解码器的连接 | 第73-74页 |
| ·信道级联编解码器的性能分析 | 第74-75页 |
| ·信道级联编码器的性能分析 | 第74-75页 |
| ·信道级联解码器的性能分析 | 第75页 |
| ·信道编解码器的硬件设计 | 第75-82页 |
| ·FPGA 的结构和器件选型 | 第75-77页 |
| ·FPGA 的设计 | 第77-78页 |
| ·实现信道编解码器的FPGA 硬件电路设计 | 第78-82页 |
| ·图像传输系统的基带处理平台的测试 | 第82-85页 |
| ·图像传输系统的基带处理平台的测试系统 | 第82页 |
| ·图像传输系统的基带处理平台的测试结果 | 第82-85页 |
| ·本章小结 | 第85-86页 |
| 第七章 总结和展望 | 第86-88页 |
| 参考文献 | 第88-90页 |
| 致谢 | 第90-91页 |
| 在学期间的研究成果及发表的学术论文 | 第91页 |