基于多相滤波的超宽带接收机研究及FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 图表目录 | 第8-11页 |
| 注释表 | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·研究的背景和意义 | 第12-13页 |
| ·国内外研究动态 | 第13-15页 |
| ·本文研究工作和内容安排 | 第15-17页 |
| 第二章 数字信道化理论研究 | 第17-29页 |
| ·引言 | 第17页 |
| ·信道划分 | 第17-19页 |
| ·信道化处理过程和处理增益分析 | 第19-20页 |
| ·基于多相滤波器组信道化高效算法的推导 | 第20-22页 |
| ·滤波器的设计 | 第22-24页 |
| ·兔耳效应的分析 | 第24-25页 |
| ·基于多相滤波的信道化模型仿真和性能分析 | 第25-28页 |
| ·信道化模型的MATLAB 仿真 | 第25-28页 |
| ·性能分析 | 第28页 |
| ·小结 | 第28-29页 |
| 第三章 参数编码器的研究 | 第29-40页 |
| ·引言 | 第29页 |
| ·信号检测及起止点估计算法 | 第29-34页 |
| ·幅度检测算法 | 第29-31页 |
| ·自相关累加检测算法 | 第31-34页 |
| ·两种检测方法的比较 | 第34页 |
| ·两种常见测频算法 | 第34-38页 |
| ·基于相位差分的瞬时频率估计 | 第35-36页 |
| ·基于DFT 系数的双谱线频率估计 | 第36-37页 |
| ·两种测频方法的比较 | 第37-38页 |
| ·信道化后接参数编码器模型的MATLAB 仿真 | 第38-39页 |
| ·小结 | 第39-40页 |
| 第四章 数字信道化接收机系统的FPGA 实现 | 第40-56页 |
| ·引言 | 第40页 |
| ·数字信道化后接编码器接收机的FPGA 实现方案 | 第40-41页 |
| ·数字信道化模块的FPGA 实现 | 第41-45页 |
| ·高速数据降速模块 | 第41-42页 |
| ·多相滤波器组模块 | 第42-45页 |
| ·参数编码器模块的FPGA 实现 | 第45-50页 |
| ·数字信道化输出检测模块 | 第45-47页 |
| ·频率估计模块 | 第47-49页 |
| ·PDW 形成模块 | 第49-50页 |
| ·系统资源消耗及时序仿真 | 第50-52页 |
| ·系统功能扩展 | 第52-55页 |
| ·小结 | 第55-56页 |
| 第五章 系统测试 | 第56-65页 |
| ·引言 | 第56页 |
| ·高速数据采集方案的选择 | 第56-57页 |
| ·主要芯片介绍 | 第57-60页 |
| ·AD 芯片 | 第57-59页 |
| ·FPGA 芯片 | 第59-60页 |
| ·系统测试 | 第60-64页 |
| ·测试平台 | 第60-61页 |
| ·测试结果 | 第61-63页 |
| ·系统的性能指标 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第六章 总结和展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 在学期间的研究成果及发表的学术论文 | 第70页 |
