| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 引言 | 第10-17页 |
| ·无线标准 | 第10-13页 |
| ·802.11 | 第10-11页 |
| ·802.11b | 第11页 |
| ·802.11a | 第11-12页 |
| ·802.11g | 第12-13页 |
| ·研究目的 | 第13-16页 |
| ·大纲 | 第16页 |
| 本章参考文献 | 第16-17页 |
| 2 模数转换器基础 | 第17-26页 |
| ·基本特征 | 第17-18页 |
| ·精度 | 第17页 |
| ·采样理论 | 第17-18页 |
| ·量化噪声 | 第18-20页 |
| ·ADC传递函数 | 第18-19页 |
| ·ADC量化噪声 | 第19-20页 |
| ·静态误差 | 第20-22页 |
| ·失调,增益误差 | 第20-21页 |
| ·DNL | 第21-22页 |
| ·INL | 第22页 |
| ·动态误差 | 第22-25页 |
| ·信号噪声失真比SNDR与有效位数ENOB | 第22-23页 |
| ·动态范围DR | 第23-24页 |
| ·无杂散动态范围SFDR,总谐波失真THD和交调失真IMD | 第24-25页 |
| ·FOM | 第25页 |
| 本章参考文献 | 第25-26页 |
| 3 接收机与模数转换器性能指标分析 | 第26-34页 |
| ·接收机性能预算链路 | 第26页 |
| ·模数转换器之前的信号处理 | 第26-28页 |
| ·转换器的噪声性能 | 第28-30页 |
| ·转换器的线性度 | 第30-32页 |
| 本章参考文献 | 第32-34页 |
| 4 实例1:25MS/s 10bit流水线模数转换器 | 第34-78页 |
| ·流水线模数转换器 | 第34-35页 |
| ·流水线ADC算法 | 第35-37页 |
| ·1.5bit流水线级与数字修正 | 第37-40页 |
| ·线性度与误差源 | 第40-48页 |
| ·流水线级电路分析 | 第40-42页 |
| ·Sub-ADC失调 | 第42-43页 |
| ·OTA误差 | 第43-46页 |
| ·电容失配 | 第46-47页 |
| ·参考电压偏差 | 第47-48页 |
| ·小结 | 第48页 |
| ·热噪声与流水线级等比例缩小 | 第48-50页 |
| ·热噪声 | 第48-49页 |
| ·流水线级等比例缩小 | 第49-50页 |
| ·模数转换器设计 | 第50-58页 |
| ·采样开关 | 第50-54页 |
| ·MOS开关的改进 | 第54-58页 |
| ·运算放大器设计 | 第58-64页 |
| ·SC circuit implementation | 第64-71页 |
| ·SHA | 第64-66页 |
| ·流水线级电路 | 第66-69页 |
| ·Dynamic comparator | 第69-71页 |
| ·时钟 | 第71-72页 |
| ·数字压扩译码 | 第72-73页 |
| ·仿真结果 | 第73-75页 |
| ·总结 | 第75-76页 |
| 本章参考文献 | 第76-78页 |
| 5 实例2:1 GS/s 4bit模数转换器 | 第78-96页 |
| ·IR-UWB系统介绍 | 第78-79页 |
| ·1GS/s 4bit flash ADC电路设计 | 第79-89页 |
| ·系统架构 | 第79页 |
| ·高速采样保持电路 | 第79-82页 |
| ·平均内插网络 | 第82-87页 |
| ·高速自校准比较器 | 第87-88页 |
| ·解码器 | 第88-89页 |
| ·版图设计 | 第89-92页 |
| ·设计原则 | 第89-90页 |
| ·版图实例 | 第90-92页 |
| ·后仿性能 | 第92-93页 |
| ·测试方案考虑 | 第93-95页 |
| 本章参考文献 | 第95-96页 |
| 6 总结与展望 | 第96-97页 |
| ·总结 | 第96页 |
| ·展望 | 第96-97页 |
| 致谢 | 第97-98页 |
