应用于4G-LTE协议的高能效、多带可重构Sigma-Delta模数转换器的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第8-15页 |
| 1.1 课题研究的应用背景 | 第8-10页 |
| 1.2 ΣΔ模数转换器的发展现状 | 第10-13页 |
| 1.3 论文的主要工作与创新 | 第13-14页 |
| 1.4 论文的组织和安排 | 第14-15页 |
| 第2章 ΣA模数转换器的基础理论 | 第15-35页 |
| 2.1 模数转换器的原理概述 | 第15-19页 |
| 2.1.1 Nyquist型模数转换器 | 第15-16页 |
| 2.1.2 过采样型ΣΔ模数转换器 | 第16-19页 |
| 2.2 ΣΔ调制器的性能指标 | 第19-21页 |
| 2.3 ΣΔ调制器的体系结构 | 第21-35页 |
| 2.3.1 单环EA调制器 | 第21-25页 |
| 2.3.2 多比特量化ΣΔ调制器 | 第25页 |
| 2.3.3 级联型ΣΔ调制器 | 第25-26页 |
| 2.3.4 DT-ΣΔ和CT-ΣΔ调制器 | 第26-35页 |
| 第3章 可重构ΣA模数转换器的系统研究与设计 | 第35-56页 |
| 3.1 可重构ΣΔ调制器的体系结构 | 第35-39页 |
| 3.1.1 系统参数选择 | 第35-37页 |
| 3.1.2 可重构的拓扑结构 | 第37-39页 |
| 3.2 噪声分配 | 第39-40页 |
| 3.3 CT-ΣΔ调制器的非理想因素 | 第40-54页 |
| 3.3.1 非理想积分器 | 第41-43页 |
| 3.3.2 量化器失调 | 第43-45页 |
| 3.3.3 反馈DAC非线性 | 第45-50页 |
| 3.3.4 时钟抖动 | 第50-51页 |
| 3.3.5 RC工艺偏差 | 第51-53页 |
| 3.3.6 系统信噪比估计 | 第53-54页 |
| 3.4 降采样滤波器的系统设计 | 第54-56页 |
| 第4章 可重构ΣΔ模数转换器的电路设计 | 第56-77页 |
| 4.1 环路滤波器 | 第56-63页 |
| 4.1.1 运放的重构策略 | 第57-58页 |
| 4.1.2 两级运放设计 | 第58-60页 |
| 4.1.3 多级运放设计 | 第60-63页 |
| 4.2 电流反馈型DAC | 第63-66页 |
| 4.2.1 电流源设计 | 第63-65页 |
| 4.2.2 动态性能优化 | 第65-66页 |
| 4.3 内插型量化器 | 第66-69页 |
| 4.3.1 内插技术 | 第66-68页 |
| 4.3.2 比较器电路设计 | 第68-69页 |
| 4.4 高速DEM算法 | 第69-72页 |
| 4.5 时钟驱动电路 | 第72-73页 |
| 4.6 降采样滤波器硬件实现 | 第73-77页 |
| 4.6.1 有限字长效应 | 第73-75页 |
| 4.6.2 低功耗策略 | 第75-76页 |
| 4.6.3 数字后端设计 | 第76-77页 |
| 第5章 芯片测试及实验结果 | 第77-85页 |
| 5.1 版图设计 | 第77-78页 |
| 5.2 PCB设计和测试方案 | 第78-80页 |
| 5.3 实验结果及分析 | 第80-85页 |
| 第6章 总结与展望 | 第85-87页 |
| 6.1 论文总结 | 第85-86页 |
| 6.2 未来工作展望 | 第86-87页 |
| 参考文献 | 第87-92页 |
| 致谢 | 第92-93页 |
