| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题的研究背景 | 第8-9页 |
| 1.2 国内外相关技术的研究现状 | 第9-11页 |
| 1.2.1 总线技术的发展方向 | 第9-10页 |
| 1.2.2 数据传输方式 | 第10-11页 |
| 1.3 本论文的主要研究内容 | 第11-12页 |
| 第2章 RS编解码及PCIe总线相关理论介绍 | 第12-22页 |
| 2.1 RS码编译码的基本原理 | 第12-14页 |
| 2.1.1 RS码的基本概念 | 第12-13页 |
| 2.1.2 与RS编译码相关的数学知识 | 第13页 |
| 2.1.3 RS编码原理 | 第13-14页 |
| 2.1.4 RS译码原理 | 第14页 |
| 2.2 PCIe总线的理论介绍 | 第14-21页 |
| 2.2.1 PCIe总线的简要理论 | 第14-17页 |
| 2.2.2 PCIe总线的层次结构 | 第17-18页 |
| 2.2.3 存储器和I/O读写请求TLP | 第18-21页 |
| 2.2.4 PCIe总线的中断机制 | 第21页 |
| 2.3 本章小结 | 第21-22页 |
| 第3章 PCIe高速RS编解码数据传输系统的设计 | 第22-40页 |
| 3.1 PCIe串行传输系统的结构及整体设计方案 | 第22-23页 |
| 3.2 RS编码的实现 | 第23-24页 |
| 3.3 PCIe及其用户逻辑的设计 | 第24-33页 |
| 3.3.1 PCIe LogiCore的生成调用 | 第25页 |
| 3.3.2 TX Engine设计 | 第25-27页 |
| 3.3.3 RX Engine设计 | 第27-29页 |
| 3.3.4 DMA Engine设计 | 第29-32页 |
| 3.3.5 中断控制设计 | 第32页 |
| 3.3.6 PCIe通路与RS译码器的接口电路设计 | 第32-33页 |
| 3.4 RS译码器的实现 | 第33-35页 |
| 3.5 PCIe各模块的功能仿真 | 第35-38页 |
| 3.6 系统的综合 | 第38-39页 |
| 3.7 本章小结 | 第39-40页 |
| 第4章 基于Xilinx FPGA芯片的板级调试和验证 | 第40-48页 |
| 4.1 基于Linux的PCIe设备驱动的设计 | 第40-42页 |
| 4.1.1 驱动程序概述 | 第40-42页 |
| 4.1.2 驱动程序的主要例程 | 第42页 |
| 4.2 FPGA硬件平台的搭建 | 第42-43页 |
| 4.3 系统调试及结果 | 第43-47页 |
| 4.4 本章小结 | 第47-48页 |
| 结论 | 第48-50页 |
| 参考文献 | 第50-55页 |
| 致谢 | 第55页 |