基于FPGA的高速串行数据传输的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 高速接口的国内外研究现状 | 第8-10页 |
| 1.3 论文的主要工作 | 第10-12页 |
| 第二章 高速串行通信接口技术的研究 | 第12-24页 |
| 2.1 USB总线接口技术 | 第12-16页 |
| 2.1.1 USB 3.0和USB 2.0对比 | 第12-13页 |
| 2.1.2 USB 3.0传输协议分析 | 第13-15页 |
| 2.1.3 USB 3.0应用 | 第15-16页 |
| 2.2 PCI-E总线技术 | 第16-23页 |
| 2.2.1 PCI Express总线系统结构 | 第16-18页 |
| 2.2.2 PCI-E设备配置空间 | 第18-19页 |
| 2.2.3 PCI-E总线层次结构 | 第19-20页 |
| 2.2.4 PCI Express总线的事务层 | 第20-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第三章 基于FPGA的USB接口的设计与实现 | 第24-46页 |
| 3.1 系统硬件整体方案设计 | 第24-25页 |
| 3.2 USB 3.0接口设计 | 第25-28页 |
| 3.2.1 USB控制芯片的选择 | 第25-26页 |
| 3.2.2 USB 3.0硬件电路设计 | 第26-28页 |
| 3.3 DDR2 SDRAM接口设计 | 第28-31页 |
| 3.3.1 DDR2芯片选型 | 第29-30页 |
| 3.3.2 DDR2硬件电路设计 | 第30-31页 |
| 3.4 FPGA的选型 | 第31页 |
| 3.5 系统流设计实现 | 第31-44页 |
| 3.5.1 时钟模块设计 | 第32-33页 |
| 3.5.2 数据源模块设计 | 第33-34页 |
| 3.5.3 DDR2 SDRAM控制器设计 | 第34-42页 |
| 3.5.4 USB控制设计 | 第42-44页 |
| 3.6 系统整体仿真 | 第44-45页 |
| 3.7 本章小结 | 第45-46页 |
| 第四章 基于FPGA的PCI-E接口的设计与实现 | 第46-72页 |
| 4.1 PCI-E IP核概述 | 第46-55页 |
| 4.1.1 IP核参数设置及使用 | 第46-49页 |
| 4.1.2 IP核接口介绍 | 第49-55页 |
| 4.2 KC705实现PIO模式设计 | 第55-58页 |
| 4.3 ML555实现DMA模式设计 | 第58-66页 |
| 4.3.1 DMA模式介绍 | 第58页 |
| 4.3.2 DMA的原理及设计 | 第58-64页 |
| 4.3.3 中断控制 | 第64-66页 |
| 4.4 PCI-E驱动设计 | 第66-70页 |
| 4.4.1 Windriver开发驱动流程 | 第66-69页 |
| 4.4.2 PCI-E设备应用开发 | 第69-70页 |
| 4.5 本章小结 | 第70-72页 |
| 第五章 高速串行通信接口的测试与验证 | 第72-86页 |
| 5.1 USB3.0接口测试 | 第72-80页 |
| 5.1.1 设计测试环境 | 第72-75页 |
| 5.1.2 USB 3.0实际测试 | 第75-76页 |
| 5.1.3 DDR2 SDRAM测试 | 第76-77页 |
| 5.1.4 实际数据传输测试 | 第77-80页 |
| 5.2 PCI-E接口测试 | 第80-85页 |
| 5.2.1 PIO模式测试 | 第80-82页 |
| 5.2.2 DMA模式测试 | 第82-85页 |
| 5.3 本章小结 | 第85-86页 |
| 第六章 总结与展望 | 第86-88页 |
| 参考文献 | 第88-92页 |
| 发表论文和参加科研情况 | 第92-94页 |
| 致谢 | 第94页 |
