基于三维结构的SoC低功耗测试技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景 | 第12-13页 |
| ·研究意义 | 第13-14页 |
| ·国内外研究现状 | 第14-16页 |
| ·本文内容概况 | 第16-18页 |
| 第二章 系统芯片低功耗测试研究 | 第18-27页 |
| ·SoC 测试基础 | 第18-20页 |
| ·概述 | 第18页 |
| ·测试原理 | 第18-19页 |
| ·测试方法的应用 | 第19-20页 |
| ·数字集成电路的测试功耗模型 | 第20-23页 |
| ·功耗产生的原因 | 第20-21页 |
| ·功耗术语介绍 | 第21页 |
| ·功耗计算模型 | 第21-22页 |
| ·测试功耗评估方法 | 第22-23页 |
| ·测试功耗优化技术 | 第23-27页 |
| ·测试向量优化方法 | 第23-24页 |
| ·扫描链的修改 | 第24-25页 |
| ·低功耗 BIST | 第25-27页 |
| 第三章 3D SoC 测试热量问题 | 第27-36页 |
| ·3D 简介 | 第27-30页 |
| ·生产工艺 | 第27-28页 |
| ·3D 研究进展 | 第28-30页 |
| ·3D SoC 测试时热量问题 | 第30-35页 |
| ·问题介绍 | 第30-31页 |
| ·通用解决方案 | 第31-34页 |
| ·实验分析 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 一种热量敏感的3D SoC 并行测试方法 | 第36-45页 |
| ·3D SoC 测试体系结构的设计及优化方法 | 第36-38页 |
| ·问题介绍 | 第36-38页 |
| ·解决方法 | 第38页 |
| ·一种热量敏感的3D SoC 并行测试方法 | 第38-42页 |
| ·HotSpot 简述 | 第39-40页 |
| ·问题定义 | 第40-41页 |
| ·解决方法 | 第41-42页 |
| ·算法描述 | 第42页 |
| ·实验与分析 | 第42-43页 |
| ·本章小结 | 第43-45页 |
| 第五章 总结与展望 | 第45-47页 |
| ·总结 | 第45页 |
| ·下一步工作 | 第45-47页 |
| 参考文献 | 第47-52页 |
| 附录 | 第52-53页 |
| 附录一：攻读硕士学位期间发表的论文 | 第52页 |
| 附录二：攻读硕士学位期间参与的科研项目 | 第52-53页 |
