| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1.绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 研究现状及发展趋势 | 第12-14页 |
| 1.3 研究内容及结构 | 第14-16页 |
| 2.时间交替采样理论概况 | 第16-26页 |
| 2.1 采样理论 | 第16-18页 |
| 2.2 信号重建 | 第18-20页 |
| 2.3 时间交替采样原理 | 第20页 |
| 2.4 TIADC系统结构 | 第20-22页 |
| 2.5 采集系统的性能参数 | 第22-25页 |
| 2.5.1 静态参数 | 第22-23页 |
| 2.5.2 动态参数 | 第23-25页 |
| 2.6 本章小结 | 第25-26页 |
| 3.TIADC误差分析和校正算法研究 | 第26-39页 |
| 3.1 误差来源分析及影响 | 第26-27页 |
| 3.1.1 通道失配误差来源 | 第26-27页 |
| 3.1.2 通道失配误差的影响 | 第27页 |
| 3.2 通道失配误差频谱分析 | 第27-33页 |
| 3.2.1 TIADC数学模型 | 第27-29页 |
| 3.2.2 误差频谱位置分析 | 第29-30页 |
| 3.2.3 误差频谱位置仿真 | 第30-33页 |
| 3.3 通道失配误差模型 | 第33-36页 |
| 3.3.1 偏置误差校正分析 | 第33-34页 |
| 3.3.2 增益误差校正分析 | 第34-35页 |
| 3.3.3 时间误差校正分析 | 第35-36页 |
| 3.4 通道失配误差校正算法 | 第36-38页 |
| 3.4.1 误差校正算法方案 | 第36页 |
| 3.4.2 时间误差校正算法 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4.高速采集系统设计 | 第39-59页 |
| 4.1 总体方案设计 | 第39-40页 |
| 4.2 模拟信号输入模块 | 第40-44页 |
| 4.2.1 模拟信号的调理和差分转换 | 第40-43页 |
| 4.2.2 模拟信号输入模块电路仿真 | 第43-44页 |
| 4.3 模数转换模块 | 第44-47页 |
| 4.3.1 AD9233芯片介绍 | 第44-46页 |
| 4.3.2 ADC外围电路设计 | 第46-47页 |
| 4.4 高精度时钟产生模块 | 第47-51页 |
| 4.4.1 高精度时钟电路设计 | 第47-50页 |
| 4.4.2 高精度时钟电路仿真 | 第50-51页 |
| 4.5 FPGA控制模块 | 第51-56页 |
| 4.5.1 FPGA配置电路 | 第52-53页 |
| 4.5.2 逻辑总体设计 | 第53-54页 |
| 4.5.3 采样数据的同步 | 第54-55页 |
| 4.5.4 采样数据的接收和缓存 | 第55-56页 |
| 4.6 电源管理模块 | 第56页 |
| 4.7 USB接口模块 | 第56-57页 |
| 4.8 基于LABWINDOWS/CVI和MATLAB软件设计 | 第57-58页 |
| 4.9 本章小结 | 第58-59页 |
| 5.系统仿真及测试 | 第59-69页 |
| 5.1 仿真与测试方案 | 第59-60页 |
| 5.2 硬件电路仿真与测试 | 第60-64页 |
| 5.2.1 模拟信号输入模块输出测试 | 第60-61页 |
| 5.2.2 高精度时钟电路仿真 | 第61-62页 |
| 5.2.3 数据接收与拼接测试 | 第62-63页 |
| 5.2.4 数据采集功能测试 | 第63-64页 |
| 5.3 误差校正算法测试 | 第64-68页 |
| 5.3.1 误差校正前后对比分析 | 第64-67页 |
| 5.3.2 动态性能测试 | 第67-68页 |
| 5.4 本章小结 | 第68-69页 |
| 6.总结与展望 | 第69-71页 |
| 6.1 论文总结 | 第69页 |
| 6.2 工作展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士期间发表论文与研究成果 | 第74-75页 |
| 致谢 | 第75-76页 |