| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章绪论 | 第10-19页 |
| 1.1 课题研究背景及意义 | 第10-15页 |
| 1.2 NAND闪存的纠错码研究现状 | 第15-17页 |
| 1.3 论文主要工作及结构安排 | 第17-19页 |
| 第二章 NAND闪存及其信道模型简介 | 第19-27页 |
| 2.1 NAND闪存简介 | 第19-24页 |
| 2.1.1 NAND闪存结构及操作 | 第19-22页 |
| 2.1.2 NAND闪存的误码特性 | 第22-24页 |
| 2.2 NAND闪存信道模型 | 第24-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章一种NAND闪存纠错码的评价方法 | 第27-48页 |
| 3.0 BCH码的原理介绍 | 第27-30页 |
| 3.0.1 BCH码的定义 | 第27-28页 |
| 3.0.2 BCH码的编码算法 | 第28页 |
| 3.0.3 BCH码译码算法 | 第28-30页 |
| 3.1 LDPC码的原理介绍 | 第30-38页 |
| 3.1.1 QC-LDPC码的定义 | 第32-33页 |
| 3.1.2 LDPC码的编码算法 | 第33-37页 |
| 3.1.3 LDPC码的译码算法 | 第37-38页 |
| 3.2 一种NAND闪存的纠错码评价方法 | 第38-47页 |
| 3.2.1 无误码积分信息容量的定义 | 第40页 |
| 3.2.2 计算不同纠错码的无误码积分信息容量 | 第40-42页 |
| 3.2.3 实验与分析 | 第42-47页 |
| 3.3 本章小结 | 第47-48页 |
| 第四章一种块级BCH码与LDPC码级联的纠错码 | 第48-70页 |
| 4.1 构造适于NAND闪存的LDPC码 | 第48-58页 |
| 4.1.1 基于循环置换矩阵的QC-LDPC码构造方法 | 第49-50页 |
| 4.1.2 基于拉丁方阵的QC-LDPC码构造方法 | 第50页 |
| 4.1.3 一种基于迭代消环的QC-LDPC码构造法 | 第50-53页 |
| 4.1.4 适于NAND闪存的QC-LDPC码构造及性能仿真 | 第53-58页 |
| 4.2 一种块级BCH码与LDPC码级联的纠错码架构 | 第58-64页 |
| 4.2.1 基于块级BCH码与LDPC码级联的纠错码系统 | 第58-59页 |
| 4.2.2 块级BCH码 | 第59-60页 |
| 4.2.3 软信息生成原理 | 第60-64页 |
| 4.3 块级BCH码和LDPC码级联的纠错码架构实现与仿真 | 第64-69页 |
| 4.3.1 适于NAND闪存的纠错码架构实现 | 第64-65页 |
| 4.3.2 仿真结果及分析 | 第65-69页 |
| 4.4 本章总结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-78页 |
| 攻读硕士学位期间取得的研究成果 | 第78-79页 |
| 致谢 | 第79-80页 |
| 答辩委员会对论文的评定意见 | 第80页 |
