摘要 | 第6-7页 |
Abstract | 第7-8页 |
第一章 绪论 | 第12-17页 |
1.1 课题的研究背景和意义 | 第12页 |
1.2 课题相关技术的国内外研究现状 | 第12-14页 |
1.3 课题相关的技术难题 | 第14页 |
1.4 本文的主要研究工作 | 第14-15页 |
1.5 论文安排 | 第15-17页 |
第二章 视频拼接技术及方案研究 | 第17-31页 |
2.1 图像拼接技术的原理 | 第17-24页 |
2.1.1 图像特征点提取 | 第17-22页 |
2.1.2 图像特征匹配 | 第22页 |
2.1.3 图像配准及变换 | 第22-24页 |
2.1.4 图像融合技术 | 第24页 |
2.2 视频拼接技术原理 | 第24-26页 |
2.2.1 固定位置的视频拼接机制 | 第25-26页 |
2.2.2 动态位置的视频拼接机制 | 第26页 |
2.3 实时视频拼接解决方案分析 | 第26-29页 |
2.3.1 基于x86硬件平台的视频拼接技术 | 第26-28页 |
2.3.2 基于嵌入式平台的视频拼接方案 | 第28-29页 |
2.4 基于嵌入式多核并行化机制的视频拼接可行性研究 | 第29-31页 |
第三章 MPCore多核架构及并行机制研究 | 第31-40页 |
3.1 MPCore处理器架构 | 第31-34页 |
3.1.1 Cortex-A15 MPCore处理器架构 | 第31-33页 |
3.1.2 Cortex MPCore处理器实例分析 | 第33-34页 |
3.2 嵌入式MPCore多核并行关键技术 | 第34-38页 |
3.2.1 多核处理器对并行化的支持 | 第34页 |
3.2.2 多核并行化分析模型 | 第34-36页 |
3.2.3 嵌入式多核并行化编程方法选择 | 第36-38页 |
3.3 实验平台的选择 | 第38-40页 |
第四章 高分辨率视频采集编码及并行解码实现 | 第40-53页 |
4.1 同步双路高分辨率视频采集机制研究 | 第40-46页 |
4.1.1 视频采集板及图像传感器硬件环境 | 第40-43页 |
4.1.2 高分辨率视频采集流程实现 | 第43-45页 |
4.1.3 路视频同步机制设计 | 第45-46页 |
4.2 H264视频编码实现 | 第46-48页 |
4.3 视频缓存的网络传输机制 | 第48-49页 |
4.4 双路视频同步解码 | 第49-52页 |
4.4.1 FFmpeg多媒体编解码库 | 第49-50页 |
4.4.2 串行FFmpeg解码流程 | 第50页 |
4.4.3 双路H264视频解码的并行化改造 | 第50-52页 |
4.5 本章小结 | 第52-53页 |
第五章 基于多核并行化的视频拼接软件设计与实现 | 第53-72页 |
5.1 不同特征点提取算法比对分析 | 第53-54页 |
5.2 SURF算法实现 | 第54-56页 |
5.3 SURF算法可并行性研究 | 第56-59页 |
5.3.1 MPCore多核处理器负载平衡分析 | 第57-58页 |
5.3.2 特征点检测与特征点特征矢量计算时间比例 | 第58-59页 |
5.3.3 SURF算法所需内存空间 | 第59页 |
5.4 基于MPCore多核处理器SURF算法并行化方案设计 | 第59-63页 |
5.5 RANSAC算法研究及优化 | 第63-66页 |
5.5.1 RANSAC算法实现 | 第63-64页 |
5.5.2 RANSAC算法优化及并行化改造 | 第64-66页 |
5.6 透视投影变换及融合算法实现 | 第66-68页 |
5.6.1 透视投影变换算法实现及并行化改造 | 第66-68页 |
5.6.2 拼接融合算法实现 | 第68页 |
5.7 视频拼接的软件实现 | 第68-70页 |
5.8 本章小结 | 第70-72页 |
第六章 系统测试及改进 | 第72-78页 |
6.1 系统测试环境搭建 | 第72页 |
6.2 独立模块测试 | 第72-76页 |
6.2.1 双利同步视频采集及编码测试 | 第73-74页 |
6.2.2 H264解码效率测试 | 第74页 |
6.2.3 SURF的MPCore并行效率测试 | 第74-75页 |
6.2.4 透视投影变换及融合算法测试 | 第75-76页 |
6.3 系统整体效果测试 | 第76-78页 |
结论与展望 | 第78-80页 |
结论 | 第78-79页 |
系统不足及改进意见 | 第79-80页 |
致谢 | 第80-81页 |
参考文献 | 第81-85页 |
攻读学位期间发表的学术论文 | 第85页 |