基于多通道TIADC的超高速采样技术研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 插图目录 | 第10-12页 |
| 表格目录 | 第12-13页 |
| 1. 绪论 | 第13-27页 |
| ·多通道TIADC采样技术的研究背景 | 第13-14页 |
| ·TIADC技术的国内外研究现状 | 第14-24页 |
| ·高速高精度模数转换技术的国内外研究现状 | 第14-16页 |
| ·功率分配器的国内外研究现状 | 第16-22页 |
| ·多相时钟的国内外研究现状 | 第22-24页 |
| ·多通道TIADC采样技术的研究内容 | 第24-25页 |
| ·多通道TIADC采样技术的研究意义 | 第25-27页 |
| 2. 多通道TIADC系统总体设计 | 第27-39页 |
| ·TIADC系统的设计目标及总体构架 | 第27-30页 |
| ·主要性能指标 | 第27-29页 |
| ·系统总体构架 | 第29-30页 |
| ·采样阵列及ADC芯片选型 | 第30-33页 |
| ·ADC芯片选型 | 第31-33页 |
| ·采样阵列与功率分配的匹配分析 | 第33-34页 |
| ·采样阵列输入端的特性 | 第33-34页 |
| ·采样阵列与多相时钟的匹配分析 | 第34-36页 |
| ·时钟接口的电平匹配 | 第35页 |
| ·时钟的噪声匹配 | 第35-36页 |
| ·本章小结 | 第36-39页 |
| 3. 高对称度的功率分配模块研究 | 第39-51页 |
| ·射频信号的单端/差分转换 | 第39-44页 |
| ·变压器平衡性对采样的影响 | 第40-41页 |
| ·射频变压器的多级串联 | 第41-43页 |
| ·多级串联仿真 | 第43-44页 |
| ·八分式功率分配模块 | 第44-48页 |
| ·模块化功率分配的性能分析 | 第45-47页 |
| ·混合型八分式功率分配模块 | 第47-48页 |
| ·ADC输入端的阻抗匹配研究 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 4. 多相时钟的稳定性与扩展性研究 | 第51-59页 |
| ·时钟发生器的相位噪声研究 | 第51-55页 |
| ·时钟源器件分析 | 第52-53页 |
| ·双锁相环的结构 | 第53-54页 |
| ·双锁相环噪声的仿真研究 | 第54-55页 |
| ·多相时钟的通道扩展性研究 | 第55-56页 |
| ·延时调节线研究 | 第56页 |
| ·采样流程控制 | 第56-58页 |
| ·数据整合研究 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 5. 超高速数据流的缓存技术研究 | 第59-63页 |
| ·超高速并行缓存技术的FPGA实现方案 | 第59-61页 |
| ·差分转单端模块 | 第59-60页 |
| ·DDR数据接收模块 | 第60页 |
| ·减速模块 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 6. 多通道TIADC超高速采集系统的实现与分析 | 第63-71页 |
| ·采样时钟的固定延时线测试 | 第63-64页 |
| ·系统采样实验 | 第64-71页 |
| ·双通道与八通道对比实验 | 第65页 |
| ·4GSPS系统的频率特性实验 | 第65-67页 |
| ·适配误差校正 | 第67-71页 |
| 7. 总结与展望 | 第71-73页 |
| ·总结 | 第71页 |
| ·展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 攻读硕士学位期间取得的科研成果 | 第77页 |
