| 第一章 绪论 | 第1-10页 |
| 1．1 课题的背景和意义 | 第7-8页 |
| 1．2 论文的主要研究与设计工作 | 第8-9页 |
| 1．3 论文结构 | 第9-10页 |
| 第二章 XY-VDSP概述 | 第10-17页 |
| 2．1 视频DSP的概念 | 第10-11页 |
| 2．2 XY-VDSP的体系结构 | 第11-13页 |
| 2．2．1 并行性 | 第11-12页 |
| 2．2．2 并行处理系统 | 第12-13页 |
| 2．3 XY-VDSP的一般特点 | 第13-15页 |
| 2．4 XY-VDSP的新特点 | 第15-16页 |
| 2．5 小结 | 第16-17页 |
| 第三章 32位标量处理器软硬件介绍 | 第17-24页 |
| 3．1 硬件结构及任务块划分 | 第17页 |
| 3．2 软件系统及指令集分析 | 第17-23页 |
| 3．2．1 数据类型 | 第18页 |
| 3．2．2 指令分析 | 第18-20页 |
| 3．2．3 指令单元 | 第20-23页 |
| 3．2．3．1 流水线 | 第20-22页 |
| 3．2．3．2 指令控制器 | 第22-23页 |
| 3．3 小结 | 第23-24页 |
| 第四章 标量处理单元原理设计 | 第24-33页 |
| 4．1 自顶向下的设计方法 | 第24页 |
| 4．2 标量微处理器芯片核自顶向下设计 | 第24-26页 |
| 4．3 标量微处理器芯片核的原理设计 | 第26-32页 |
| 4．3．1 标量寄存器 | 第27-30页 |
| 4．3．2 算逻单元（ALU） | 第30页 |
| 4．3．3 桶式移位寄存器 | 第30-31页 |
| 4．3．4 条件执行单元 | 第31-32页 |
| 4．3．5 饱和单元 | 第32页 |
| 4．4 小结 | 第32-33页 |
| 第五章 标量处理器的电路实现 | 第33-62页 |
| 5．1 数据通路的顶层信号说明 | 第33-37页 |
| 5．2 算术逻辑单元（ALU）的设计实现 | 第37-45页 |
| 5．2．1 算术逻辑单元（ALU）的功能 | 第37-41页 |
| 5．2．2 各种加法器结构分析 | 第41-43页 |
| 5．2．3 加法器的实现 | 第43-45页 |
| 5．3 矢量处理器中算术逻辑单元ALU的设计实现 | 第45页 |
| 5．4 桶式移位寄存器（Barrel Shifter）的设计实现 | 第45-50页 |
| 5．4．1 移位寄存器的结构 | 第46-47页 |
| 5．4．2 标量处理器中移位功能介绍 | 第47-48页 |
| 5．4．3 用桶式移位寄存器设计实现移位功能 | 第48-50页 |
| 5．5 饱和（SAT）单元的实现 | 第50-52页 |
| 5．6 条件执行单元（Conditional Execution Unit）的实现 | 第52-54页 |
| 5．7 堆栈指针（SP）的实现 | 第54-56页 |
| 5．8 地址指针（AP）的实现 | 第56-57页 |
| 5．9 循环计数器（LOOP）的实现 | 第57-58页 |
| 5．10 程序计数器（PC）的实现 | 第58-60页 |
| 5．11 小结 | 第60-62页 |
| 第六章 中断处理器 | 第62-65页 |
| 第七章 内建调试功能 | 第65-67页 |
| 第八章 功能仿真 | 第67-72页 |
| 8．1 仿真层次 | 第67页 |
| 8．2 仿真平台介绍 | 第67-68页 |
| 8．3 标量处理器指令测试 | 第68-71页 |
| 8．3．1 标量处理器单指令测试 | 第68-70页 |
| 8．3．2 标量处理器组合指令测试 | 第70页 |
| 8．3．3 标量的应用程序测试 | 第70-71页 |
| 8．4 小结 | 第71-72页 |
| 第九章 FPGA设计 | 第72-77页 |
| 9．1 FPGA／CPLD设计流程 | 第72-73页 |
| 9．2 Altera公司的APEX20KE产品特点 | 第73页 |
| 9．3 FPGA设计过程 | 第73-77页 |
| 第十章 总结 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79页 |
