| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·本文的研究背景 | 第7-8页 |
| ·红外隐形条码防伪技术和本论文研究的意义 | 第8页 |
| ·本论文的主要研究工作 | 第8-10页 |
| 2 相关基础理论研究 | 第10-15页 |
| ·滤光技术原理和滤光片的选择 | 第10-11页 |
| ·滤光技术原理 | 第10-11页 |
| ·滤光片的选择 | 第11页 |
| ·视频技术和电视原理 | 第11-15页 |
| 3 本系统图像处理算法 | 第15-34页 |
| ·图像匹配和模式识别的研究 | 第15-17页 |
| ·图像二值化和去噪 | 第17-21页 |
| ·图像二值化 | 第17页 |
| ·二值化后图像的去噪 | 第17-21页 |
| ·图像定位和旋转算法的研究 | 第21-24页 |
| ·图像倾斜角计算算法 | 第21-22页 |
| ·图像旋转算法 | 第22-24页 |
| ·系统红外条码图像匹配识别算法 | 第24-34页 |
| 4 主要芯片的选择 | 第34-43页 |
| ·电压转换分配芯片的选择 | 第34页 |
| ·电压比较器的选择 | 第34-35页 |
| ·同步分离器的选择 | 第35页 |
| ·锁相环的选择 | 第35-38页 |
| ·可编程逻辑器件 MAX7000 | 第38-40页 |
| ·TMS320VC33芯片介绍 | 第40-43页 |
| 5 系统硬件设计 | 第43-52页 |
| ·系统总体方案 | 第43-44页 |
| ·视频信号预处理和二值化 | 第44-45页 |
| ·时序产生电路 | 第45-46页 |
| ·同步信号的产生 | 第45-46页 |
| ·像素时钟的产生 | 第46页 |
| ·CPLD控制写 SRAM图像数据的时序和逻辑设计 | 第46-49页 |
| ·N分频计数器 | 第46-47页 |
| ·8位串入并出移位寄存器模快 | 第47页 |
| ·SRAM地址发生器模块 | 第47-48页 |
| ·行同步延时计数器模块 | 第48-49页 |
| ·DSP时钟及自启动设计 | 第49-52页 |
| 6 系统的抗干扰设计和系统的调试 | 第52-55页 |
| ·系统中电源和地线处理 | 第52-53页 |
| ·系统信号走线 | 第53页 |
| ·系统元件布局 | 第53-54页 |
| ·系统的调试 | 第54-55页 |
| 结束语 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-58页 |