| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 插图索引 | 第8-10页 |
| 第1章 引言 | 第10-20页 |
| ·目的及意义 | 第10页 |
| ·相关研究综述 | 第10-19页 |
| ·SoC概述 | 第10-12页 |
| ·基于IP核和FPGA可配置平台的SoC设计 | 第12-15页 |
| ·可编程逻辑电路设计的方法 | 第15-18页 |
| ·MORSE电码应用 | 第18-19页 |
| ·本文主要工作 | 第19页 |
| ·MORSE电码的数字化编码方法研究 | 第19页 |
| ·基于IP软核的片上结构MORSE处理系统设计 | 第19页 |
| ·论文结构 | 第19-20页 |
| 第2章 MORSE电码信号的数字化分析 | 第20-29页 |
| ·MORSE电码概述 | 第20-22页 |
| ·MORSE电码符号简介 | 第20-22页 |
| ·MORSE电码信号波形 | 第22页 |
| ·MORSE电码信号的数字化及其二进制编码 | 第22-26页 |
| ·MORSE电码信号的数字化 | 第22-23页 |
| ·MORSE电码信号的二进制编码 | 第23-26页 |
| ·MORSE码的编码与解码 | 第26页 |
| ·MORSE码串行异步通信的帧传输协议 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 基于IP核的MORSE码处理系统体系结构设计 | 第29-44页 |
| ·MORSE码处理系统功能定义及功能结构设计 | 第29-31页 |
| ·MORSE码处理系统功能定义 | 第29页 |
| ·MORSE码处理系统功能结构设计 | 第29-31页 |
| ·MORSE码处理模块M-SART的逻辑结构设计 | 第31-35页 |
| ·MORSE码接收模块的逻辑结构设计 | 第31-33页 |
| ·MORSE码发送模块的逻辑结构设计 | 第33页 |
| ·M-SART功能模块的逻辑结构设计 | 第33-35页 |
| ·基于IP核的处理MORSE码的SOC结构设计 | 第35-43页 |
| ·Core8051 IP核 | 第35-38页 |
| ·基于IP核的处理MORSE码的SOC结构设计 | 第38-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 M-SART IP软核的分析与设计 | 第44-63页 |
| ·设计方法概述 | 第44-45页 |
| ·SIU的IP软核设计分析 | 第45-52页 |
| ·SIU的波特率设计 | 第45-49页 |
| ·工作模式3(USART)接收过程FSM的设计分析 | 第49-50页 |
| ·工作模式3(USART)发送过程FSM的设计分析 | 第50-52页 |
| ·M-SARTIP软核的分析与设计 | 第52-62页 |
| ·M-SART逻辑结构的分析与设计 | 第52-53页 |
| ·M-SART波特率的分析设计 | 第53-55页 |
| ·M-SART接收模块IP核分析与设计 | 第55-59页 |
| ·M-SART发送模块IP核分析与设计 | 第59-62页 |
| ·本章小结 | 第62-63页 |
| 第5章 基于FPGA的实现与验证 | 第63-76页 |
| ·基于FPGA的实现与验证方法 | 第63-65页 |
| ·FPGA设计流程 | 第63-64页 |
| ·验证方法 | 第64-65页 |
| ·M-SART的设计实现 | 第65-69页 |
| ·设计平台 | 第65-66页 |
| ·编译 | 第66-67页 |
| ·引脚布局布线 | 第67-68页 |
| ·器件编程 | 第68-69页 |
| ·仿真验证 | 第69-74页 |
| ·仿真验证的时钟频率与波特率参数设定 | 第69-70页 |
| ·MORSE信号串行异步发送过程的仿真验证 | 第70-73页 |
| ·MORSE信号串行异步接收过程的仿真验证 | 第73-74页 |
| ·本章小结 | 第74-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 致谢 | 第80-81页 |
| 附录 | 第81页 |
