| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-14页 |
| 1．1 遥测概述 | 第6-7页 |
| 1．2 通信概述 | 第7-11页 |
| 1．2．1 信号的分类 | 第7-8页 |
| 1．2．2 通信系统的组成 | 第8-9页 |
| 1．2．3 通信系统的分类 | 第9页 |
| 1．2．4 信号调制技术 | 第9-10页 |
| 1．2．5 模拟调制通信系统 | 第10页 |
| 1．2．6 数字调制通信系统 | 第10-11页 |
| 1．3 发射机概述 | 第11页 |
| 1．3．1 模拟调制发射机 | 第11页 |
| 1．3．2 数字调制发射机 | 第11页 |
| 1．4 软件无线电简介 | 第11-12页 |
| 1．5 遥测发射机的特点和发展趋势 | 第12-13页 |
| 1．6 本课题所研究的主要内容 | 第13-14页 |
| 第二章 基于EDA工具的FPGA／CPLD开发 | 第14-21页 |
| 2．1 电子设计自动化(EDA)简介 | 第14-17页 |
| 2．2 FPGA／CPLD简介 | 第17页 |
| 2．3 基于EDA工具的FPGA／CPLD开发流程 | 第17-21页 |
| 2．3．1 FPGA／CPLD的开发流程 | 第17-19页 |
| 2．3．2 用FPGA／CPLD进行开发的优点 | 第19页 |
| 2．3．3 用FPGA／CPLD进行开发的局限性 | 第19-21页 |
| 第三章 数字调制发射机原理设计 | 第21-48页 |
| 3．1 指标要求 | 第21页 |
| 3．1．1 输入信号 | 第21页 |
| 3．1．2 本振 | 第21页 |
| 3．1．3 调制器输出 | 第21页 |
| 3．2 模拟调制发射机简介 | 第21-24页 |
| 3．3 数字调频发射机设计 | 第24-25页 |
| 3．3．1 数字调制发射机原理简介 | 第24-25页 |
| 3．4 滤波器的设计 | 第25-32页 |
| 3．4．1 ⅡR滤波器 | 第26-27页 |
| 3．4．2 FIR滤波器原理简介 | 第27-32页 |
| 3．5 直接数字频率合成器DDS | 第32-36页 |
| 3．5．1 DDS基本原理及特点 | 第32-36页 |
| 3．6 载波信号合成 | 第36-42页 |
| 3．6．1 频率合成的作用及其分类 | 第36-39页 |
| 3．6．2 直接锁相法 | 第39页 |
| 3．6．3 数字式锁相环路法 | 第39-42页 |
| 3．7 单边带调制SSB | 第42-46页 |
| 3．7．1 滤波法 | 第45页 |
| 3．7．2 相移法 | 第45-46页 |
| 3．8 控制电路的设计 | 第46-48页 |
| 第四章 数字发射机的硬件电路及VHDL实现 | 第48-75页 |
| 4．1 硬件描述语言(HDL) | 第48-51页 |
| 4．1．1 VHDL语言简介 | 第48页 |
| 4．1．2 VHDL语言设计步骤 | 第48-49页 |
| 4．1．3 利用VHDL语言开发的优点 | 第49-50页 |
| 4．1．4 MAX+PLUS软件简介 | 第50-51页 |
| 4．2 自顶向下(UP TO DOWN)设计方法 | 第51-52页 |
| 4．3 时钟分频控制模块 | 第52-53页 |
| 4．3．1 时钟分频简介 | 第52页 |
| 4．3．2 时钟分频程序 | 第52-53页 |
| 4．4 DDS模块 | 第53-68页 |
| 4．4．1 实现DDS的两种方法 | 第54-57页 |
| 4．4．2 求补模块 | 第57-59页 |
| 4．4．3 FIR滤波器模块 | 第59-61页 |
| 4．4．4 累加模块 | 第61-62页 |
| 4．4．5 取高M位地址模块 | 第62页 |
| 4．4．6 正余弦地址译码模块、正余弦ROM模块、数据校正模块 | 第62-68页 |
| 4．5 PLL电路实现 | 第68-72页 |
| 4．6 单边带调制电路 | 第72-74页 |
| 4．7 PCB板设计注意事项 | 第74-75页 |
| 第五章 结论及需要进一步研究的问题 | 第75-78页 |
| 5．1 结论 | 第75-76页 |
| 5．2 存在的问题及需要进一步研究之处 | 第76-78页 |
| 5．2．1 存在的问题 | 第76页 |
| 5．2．2 需要进一步研究的问题 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |