| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-9页 |
| 第一章 引言 | 第9-13页 |
| ·VME 总线的产生、发展和当前国内外动态 | 第9-10页 |
| ·VME 总线的市场及应用 | 第10-11页 |
| ·本课题担任的主要工作 | 第11-13页 |
| 第二章 VME 总线协议 | 第13-32页 |
| ·概述 | 第13-14页 |
| ·VME 总线结构 | 第14-16页 |
| ·数据传输总线 | 第16-22页 |
| ·数据传输总线的类别 | 第16-19页 |
| ·主设备和从设备 | 第19-20页 |
| ·块传输性能 | 第20-21页 |
| ·典型的数据传输周期 | 第21-22页 |
| ·仲裁总线 | 第22-27页 |
| ·仲裁的基本原理 | 第23-24页 |
| ·仲裁总线基本结构 | 第24-25页 |
| ·仲裁子系统的构成 | 第25-27页 |
| ·优先权中断总线 | 第27-31页 |
| ·中断子系统 | 第27-28页 |
| ·优先级中断信号线 | 第28-29页 |
| ·优先级中断总线模块 | 第29-31页 |
| ·多效用总线 | 第31-32页 |
| 第三章 VME64 总线控制器的设计 | 第32-45页 |
| ·VME64 总线控制器的系统级设计 | 第32页 |
| ·主模块的设计 | 第32-33页 |
| ·从模块的设计 | 第33-38页 |
| ·总线请求和仲裁模块的设计 | 第38页 |
| ·中断和中断处理器模块的设计 | 第38-44页 |
| ·中断处理器处理所以的中断类型 | 第39页 |
| ·中断处理器处理中断的优先级 | 第39-40页 |
| ·中断处理器处理中断的流程 | 第40-41页 |
| ·本地中断处理流程 | 第40页 |
| ·VME 中断处理流程 | 第40-41页 |
| ·中断处理器设计 | 第41-43页 |
| ·实现方案 | 第41页 |
| ·状态机的设计 | 第41-43页 |
| ·中断和中断处理器电路实现 | 第43-44页 |
| ·寄存器模块的设计 | 第44-45页 |
| 第四章 VME64 总线控制器的仿真调试 | 第45-55页 |
| ·正向设计中的调试技术 | 第45-47页 |
| ·正向设计中验证的重要性 | 第45页 |
| ·验证的主要手段 | 第45-46页 |
| ·验证的主要策略 | 第46页 |
| ·功能验证技术 | 第46-47页 |
| ·本项目中采用的验证技术 | 第47页 |
| ·寄存器读写的仿真 | 第47-48页 |
| ·仲裁器的仿真 | 第48-49页 |
| ·主模块的仿真 | 第49-53页 |
| ·从模块的仿真 | 第53-54页 |
| ·中断和中断处理的仿真 | 第54-55页 |
| 第五章 VME64 总线控制器的FPGA 验证 | 第55-61页 |
| ·可综合设计 | 第55-56页 |
| ·验证方案 | 第56-59页 |
| ·验证结果 | 第59-61页 |
| 第六章 VME64 总线控制器芯片的ASIC 设计 | 第61-70页 |
| ·综合 | 第61-63页 |
| ·ASIC 后端设计 | 第63-64页 |
| ·布局 | 第63-64页 |
| ·插入时钟树 | 第64页 |
| ·布线和版图提取 | 第64页 |
| ·本项目布局布线的流程和结果 | 第64-70页 |
| ·布局布线具体的操作流程 | 第65-67页 |
| ·布局布线的结果 | 第67-68页 |
| ·ASIC 设计中PAD 电路的设计 | 第68-69页 |
| ·ASIC 设计中电源的布置 | 第69-70页 |
| 第七章 结论 | 第70-72页 |
| 参考文献 | 第72-73页 |
| 致谢 | 第73-74页 |
| 附录A 信号管脚说明 | 第74-78页 |
| 附录B 从、主设备和中断仿真波形图 | 第78-87页 |
| 个人简历 | 第87页 |