| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-16页 |
| ·IC 及EDA 技术的发展概况 | 第9-12页 |
| ·前言 | 第9页 |
| ·EDA 技术的发展 | 第9-11页 |
| ·ESDA 技术的基本特征 | 第11-12页 |
| ·超大规模集成电路(VLSI)设计流程 | 第12-13页 |
| ·物理设计过程 | 第13页 |
| ·VLSI 物理设计的布图模式 | 第13-14页 |
| ·VLSI 布局布线的研究现状和发展态势 | 第14页 |
| ·本论文完成的工作和内容的组织 | 第14-16页 |
| 第二章 VLSI 物理设计的算法介绍 | 第16-26页 |
| ·图论算法 | 第16-17页 |
| ·图搜索算法 | 第16-17页 |
| ·最短路径 | 第17页 |
| ·最小生成树 | 第17页 |
| ·斯坦纳(Steiner)树算法 | 第17页 |
| ·计算智能优化算法 | 第17-21页 |
| ·模拟退火(SA) | 第18-19页 |
| ·遗传算法(GA) | 第19-20页 |
| ·神经网络算法(NNA) | 第20-21页 |
| ·人工蚁群算法(ACS) | 第21页 |
| ·禁忌搜索算法(TS) | 第21页 |
| ·计算智能算法在集成电路布局中的应用 | 第21-25页 |
| ·初始布局 | 第22页 |
| ·迭代改善布局 | 第22-24页 |
| ·布局的目标函数 | 第24-25页 |
| ·小结 | 第25-26页 |
| 第三章 VLSI 布局表示方法的评述 | 第26-39页 |
| ·引言 | 第26-27页 |
| ·Non-slicing 布局表示方法研究进展 | 第27-37页 |
| ·序列对SP(Sequence Pair) | 第28-29页 |
| ·传递闭包图TCG(Transitive Closure Graph) | 第29-30页 |
| ·变形网格BSG(Bounded Sliceline grid) | 第30-31页 |
| ·O-Tree 表示法和B*-Tree 表示法 | 第31-33页 |
| ·角模块CBL(Corner-Block-List)及其它Mosaic 布局表示法 | 第33-34页 |
| ·TBT(Twin Binary Tree)布局表示法 | 第34-35页 |
| ·S-Sequence(Segment-State Sequence)布局表示法 | 第35-36页 |
| ·三维(3D)的布局表示法 | 第36-37页 |
| ·布局表示方法的总结 | 第37-39页 |
| 第四章 改进的O-TREE 在有约束的VLSI 布局中的应用 | 第39-59页 |
| ·引言 | 第39-42页 |
| ·三种总线的逻辑结构图及描述 | 第39-41页 |
| ·三种总线的分析和对比 | 第41-42页 |
| ·小结 | 第42页 |
| ·有PCA 约束的布局问题描述 | 第42-43页 |
| ·改进O-Tree 编码表示方法 | 第43-47页 |
| ·O-Tree 表示法 | 第44页 |
| ·约束图(Constraint Graph)和容许布局(Admissible Placement) | 第44-46页 |
| ·O-Tree 布局 | 第46页 |
| ·改进的O-Tree 表示 | 第46-47页 |
| ·算法描述 | 第47-58页 |
| ·目标函数 | 第47页 |
| ·算法的设计和伪码描述 | 第47-54页 |
| ·应用模拟退火算法迭代改善布局结果 | 第54-58页 |
| ·结论 | 第58-59页 |
| 第五章 总结与展望 | 第59-62页 |
| ·总结 | 第59页 |
| ·进一步的工作与展望 | 第59-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65-66页 |
| 个人简历及在学期间发表的学术论文和工业实践情况 | 第66页 |
