支持多现场总线集成的CAN软核设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-11页 |
| 第一章 绪论 | 第11-20页 |
| ·CAN总线概况 | 第11-14页 |
| ·CAN总线简介 | 第11-12页 |
| ·CAN总线研究状况 | 第12-14页 |
| ·软核设计 | 第14-15页 |
| ·本论文研究意义和内容 | 第15-18页 |
| ·论文结构安排 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第二章 CAN总线协议 | 第20-34页 |
| ·CAN技术特点 | 第20-23页 |
| ·总线电平 | 第20-21页 |
| ·位编码 | 第21-22页 |
| ·协议分层结构 | 第22-23页 |
| ·CAN协议的报文传输 | 第23-30页 |
| ·数据帧 | 第24-27页 |
| ·远程帧 | 第27页 |
| ·错误帧 | 第27-28页 |
| ·过载帧 | 第28-29页 |
| ·帧间空间 | 第29-30页 |
| ·报文滤波与校验 | 第30页 |
| ·错误处理 | 第30-32页 |
| ·错误检测 | 第30-31页 |
| ·故障界定 | 第31-32页 |
| ·总线位时序 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 总线集成方案及CAN软核设计 | 第34-77页 |
| ·总线集成方案 | 第34-38页 |
| ·各现场总线软核设计方案 | 第34页 |
| ·总线接口软核设计方案 | 第34页 |
| ·网关软核设计方案 | 第34-38页 |
| ·协议转换原理 | 第35-36页 |
| ·网关软核具体实现 | 第36-37页 |
| ·软核实现总线集成的意义 | 第37-38页 |
| ·VERILOGHDL介绍 | 第38-39页 |
| ·设计工具介绍 | 第39-41页 |
| ·Quartus Ⅱ | 第39-40页 |
| ·ModelSim | 第40-41页 |
| ·CAN软核各模块设计 | 第41-75页 |
| ·寄存器控制模块设计 | 第42-49页 |
| ·同步复位 | 第42-43页 |
| ·异步复位 | 第43-44页 |
| ·同异步复位结合 | 第44-45页 |
| ·寄存器模块定义 | 第45-49页 |
| ·位流数据模块 | 第49-71页 |
| ·数据接收模块 | 第49-54页 |
| ·数据发送模块 | 第54-56页 |
| ·错误管理模块 | 第56-60页 |
| ·CRC检测模块 | 第60-62页 |
| ·验收滤波器 | 第62-69页 |
| ·数据缓冲器FIFO | 第69-71页 |
| ·位时序逻辑模块 | 第71-75页 |
| ·同步 | 第72-73页 |
| ·位定时 | 第73-74页 |
| ·采样点设计 | 第74-75页 |
| ·本章小结 | 第75-77页 |
| 第四章 逻辑仿真及硬件平台搭建 | 第77-98页 |
| ·测试向量设计 | 第77-81页 |
| ·寄存器测试任务模块 | 第77-78页 |
| ·读接收缓冲器任务模块 | 第78-79页 |
| ·释放接收缓冲器任务模块 | 第79页 |
| ·接收帧任务模块 | 第79-80页 |
| ·其他任务模块 | 第80-81页 |
| ·FPGA开发板设计 | 第81-88页 |
| ·FPGA技术 | 第81-82页 |
| ·Altium Designer简介 | 第82-84页 |
| ·各电路模块设计 | 第84-87页 |
| ·电源模块设计 | 第84-85页 |
| ·片外SDRAM电路 | 第85-86页 |
| ·调试接口模块设计 | 第86-87页 |
| ·JTAG配置电路图 | 第87页 |
| ·PCB板绘制 | 第87-88页 |
| ·测试平台搭建 | 第88-97页 |
| ·硬件电路部分 | 第89-92页 |
| ·PCB板制作 | 第92-93页 |
| ·软件程序部分 | 第93-97页 |
| ·硬件测试 | 第97页 |
| ·本章小结 | 第97-98页 |
| 第五章 总结与展望 | 第98-100页 |
| ·总结 | 第98页 |
| ·展望 | 第98-100页 |
| 参考文献 | 第100-105页 |
| 致谢 | 第105-106页 |
