可调节延迟线的集成电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9页 |
| 1.2 延迟线在集成电路中的应用 | 第9-10页 |
| 1.3 国内外研究现状及发展趋势 | 第10-11页 |
| 1.4 论文主要研究内容和组织结构 | 第11-13页 |
| 1.4.1 论文的主要研究内容 | 第11页 |
| 1.4.2 论文的组织结构 | 第11-13页 |
| 第2章 延迟单元与延迟线的理论基础 | 第13-25页 |
| 2.1 引言 | 第13页 |
| 2.2 延迟的定义 | 第13-14页 |
| 2.3 延迟单元的分类 | 第14页 |
| 2.4 延迟单元的结构 | 第14-22页 |
| 2.5 可调节延迟线的主要性能指标 | 第22-23页 |
| 2.6 小结 | 第23-25页 |
| 第3章 可调节延迟线的集成电路设计 | 第25-45页 |
| 3.1 引言 | 第25页 |
| 3.2 可调节延迟线电路的系统框图 | 第25页 |
| 3.3 粗调节延迟电路的设计 | 第25-35页 |
| 3.3.1 有源延迟的设计 | 第25-30页 |
| 3.3.2 延迟开关的设计 | 第30-32页 |
| 3.3.3 数控电路的设计 | 第32-35页 |
| 3.3.4 有源延迟的仿真结果 | 第35页 |
| 3.4 细调节延迟模块的设计 | 第35-43页 |
| 3.4.1 无源延迟的设计 | 第35-42页 |
| 3.4.2 无源延迟的仿真结果 | 第42-43页 |
| 3.5 匹配模块的介绍 | 第43页 |
| 3.6 小结 | 第43-45页 |
| 第4章 电路的版图设计和后仿真 | 第45-61页 |
| 4.1 版图的设计 | 第45-48页 |
| 4.1.1 版图的设计规则 | 第45页 |
| 4.1.2 版图设计常用技巧和方法 | 第45-46页 |
| 4.1.3 版图的注意事项 | 第46-48页 |
| 4.2 电路的整体版图 | 第48-49页 |
| 4.3 可调节延迟线的集成电路后仿真 | 第49-59页 |
| 4.3.1 固定延迟 | 第49-50页 |
| 4.3.2 瞬态固定延迟差 | 第50-52页 |
| 4.3.3 无源覆盖延迟 | 第52-53页 |
| 4.3.4 总体延迟 | 第53-55页 |
| 4.3.5 延迟电路增益 | 第55-56页 |
| 4.3.6 延迟电路匹配 | 第56-57页 |
| 4.3.7 延迟电路隔离度 | 第57-58页 |
| 4.3.8 延迟电路抖动 | 第58页 |
| 4.3.9 电路仿真结果与设计指标比较 | 第58-59页 |
| 4.4 小结 | 第59-61页 |
| 第5章 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61页 |
| 5.2 展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士学位期间发表的论文 | 第66-67页 |
| 致谢 | 第67页 |
