基于FPGA的36路目标回波中频模拟器
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 研究背景及意义 | 第7页 |
| 1.2 国内外发展状况 | 第7-8页 |
| 1.3 论文结构安排 | 第8-10页 |
| 2 36 路目标回波中频模拟器方案设计与仿真 | 第10-29页 |
| 2.1 引言 | 第10页 |
| 2.2 模拟器方案设计 | 第10-13页 |
| 2.2.1 模拟器的任务需求及工作模式 | 第10-12页 |
| 2.2.2 模拟器的工作流程设计 | 第12-13页 |
| 2.3 36 路雷达回波中频模拟器原理仿真 | 第13-28页 |
| 2.3.1 模拟器适用的相控阵天线形式 | 第13-18页 |
| 2.3.2 雷达回波信号模拟 | 第18-19页 |
| 2.3.3 目标回波仿真及验证分析 | 第19-28页 |
| 2.4 本章小结 | 第28-29页 |
| 3 36 路目标回波中频模拟器硬件设计 | 第29-39页 |
| 3.1 引言 | 第29页 |
| 3.2 整体硬件设计 | 第29-30页 |
| 3.3 中频模拟器的主要模块 | 第30-37页 |
| 3.3.1 FPGA模块设计 | 第30-31页 |
| 3.3.2 电源模块设计 | 第31-32页 |
| 3.3.3 时钟模块设计 | 第32-34页 |
| 3.3.4 接口模块设计 | 第34-35页 |
| 3.3.5 DAC模块设计 | 第35-36页 |
| 3.3.6 树莓派模块 | 第36-37页 |
| 3.4 中频模拟器的PCB设计 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4 FPGA 软件程序设计 | 第39-50页 |
| 4.1 引言 | 第39页 |
| 4.2 基于FPGA的Verilog代码设计 | 第39-46页 |
| 4.2.1 芯片配置模块设计 | 第40-43页 |
| 4.2.2 目标回波产生模块设计 | 第43-45页 |
| 4.2.3 白噪声制模块设计 | 第45-46页 |
| 4.3 PowerPc的C代码设计 | 第46-49页 |
| 4.3.1 C代码结构设计 | 第46-47页 |
| 4.3.2 目标参数处理及传递 | 第47-49页 |
| 4.4 本章小结 | 第49-50页 |
| 5 中频模拟器调试及验证 | 第50-62页 |
| 5.1 引言 | 第50页 |
| 5.2 硬件电路调试分析 | 第50-53页 |
| 5.2.1 时钟模块调试 | 第50-51页 |
| 5.2.2 网口模块调试 | 第51-52页 |
| 5.2.3 DAC模块调试 | 第52-53页 |
| 5.3 测试模式调试分析 | 第53-54页 |
| 5.4 战场侦察模式调试分析 | 第54-61页 |
| 5.4.1 目标回波参数控制验证 | 第54-59页 |
| 5.4.2 雷达信号处理验证 | 第59-61页 |
| 5.5 本章小结 | 第61-62页 |
| 6 总结与展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录 | 第67页 |
