基于eMMC阵列的高速大容量存储与传输系统
摘要 | 第3-4页 |
Abstract | 第4页 |
1 绪论 | 第8-13页 |
1.1 课题的研究背景和意义 | 第8-9页 |
1.2 高速数据存储传输系统的发展概况 | 第9-11页 |
1.2.1 存储介质发展现状 | 第9-10页 |
1.2.2 数据传输接口技术的发展现状 | 第10-11页 |
1.2.3 高速存储系统国内外研究发展现状 | 第11页 |
1.3 主要工作和章节安排 | 第11-13页 |
2 系统方案和硬件电路设计 | 第13-26页 |
2.1 引言 | 第13页 |
2.2 系统需求分析及性能指标 | 第13-14页 |
2.2.1 雷达系统需求分析 | 第13页 |
2.2.2 系统技术指标 | 第13-14页 |
2.3 主要器件芯片选型及系统结构框图 | 第14-17页 |
2.3.1 主控制器 | 第14-15页 |
2.3.2 存储介质 | 第15-16页 |
2.3.3 数据传输接口 | 第16-17页 |
2.3.4 系统结构框图 | 第17页 |
2.4 系统硬件电路设计 | 第17-24页 |
2.4.1 电源模块设计 | 第17-19页 |
2.4.2 时钟模块设计 | 第19页 |
2.4.3 传输模块电路设计 | 第19-22页 |
2.4.4 eMMC阵列并行存储架构设计 | 第22-24页 |
2.5 PCB设计 | 第24-25页 |
2.6 本章小结 | 第25-26页 |
3 USB3.0传输系统设计 | 第26-32页 |
3.1 引言 | 第26页 |
3.2 USB3.0高速接口 | 第26-29页 |
3.2.1 USB3.0设备结构 | 第26-27页 |
3.2.2 USB3.0传输结构及模式配置 | 第27-28页 |
3.2.3 USB3.0设备的FIFO接口模式 | 第28-29页 |
3.3 数据传输设计 | 第29-31页 |
3.3.1 传输回路测试 | 第29-30页 |
3.3.2 数据传输速度测试 | 第30-31页 |
3.4 本章小结 | 第31-32页 |
4 eMMC阵列存储系统设计 | 第32-53页 |
4.1 引言 | 第32页 |
4.2 eMMC5.0系统结构 | 第32-33页 |
4.2.1 eMMC5.0的系统概述 | 第32-33页 |
4.2.2 eMMC设备引脚 | 第33页 |
4.3 eMMC协议 | 第33-40页 |
4.3.1 设备寄存器 | 第33-34页 |
4.3.2 eMMC工作模式 | 第34页 |
4.3.3 eMMC的命令及应答 | 第34-37页 |
4.3.4 数据传输 | 第37-39页 |
4.3.5 传输保护 | 第39-40页 |
4.4 eMMC控制器与工作流程设计 | 第40-42页 |
4.4.1 eMMC控制器结构 | 第40-41页 |
4.4.2 eMMC控制器的工作流程 | 第41-42页 |
4.5 eMMC控制器各模块设计与实现 | 第42-50页 |
4.5.1 时钟管理模块 | 第42-44页 |
4.5.2 系统初始化模块 | 第44-46页 |
4.5.3 读写控制模块 | 第46-49页 |
4.5.4 命令收发模块 | 第49页 |
4.5.5 数据处理模块 | 第49-50页 |
4.5.6 数据缓存模块 | 第50页 |
4.6 eMMC阵列控制器设计 | 第50-52页 |
4.6.1 eMMC阵列初始化 | 第51页 |
4.6.2 eMMC阵列传输 | 第51-52页 |
4.7 本章小结 | 第52-53页 |
5 系统仿真与验证 | 第53-62页 |
5.1 引言 | 第53页 |
5.2 USB3.0传输系统测试 | 第53-56页 |
5.2.1 传输回路测试 | 第53-55页 |
5.2.2 系统速度测试 | 第55-56页 |
5.3 eMMC存储系统的软件仿真 | 第56-58页 |
5.3.1 时钟切换模块仿真 | 第56-57页 |
5.3.2 命令发送仿真 | 第57页 |
5.3.3 CRC校验模块仿真 | 第57-58页 |
5.4 eMMC存储系统的FPGA验证 | 第58-61页 |
5.4.1 命令和应答验证 | 第58-59页 |
5.4.2 初始化过程验证 | 第59页 |
5.4.3 数据写验证 | 第59-60页 |
5.4.4 数据读验证 | 第60页 |
5.4.5 eMMC阵列存储系统验证 | 第60-61页 |
5.5 本章小结 | 第61-62页 |
6 总结与展望 | 第62-63页 |
致谢 | 第63-64页 |
参考文献 | 第64-67页 |
附录 | 第67页 |