| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第13-21页 |
| 1.1 课题研究背景 | 第13-15页 |
| 1.2 CAN总线国内外发展现状 | 第15-19页 |
| 1.2.1 CAN总线规范研究 | 第15-17页 |
| 1.2.2 CAN控制器和收发器研究 | 第17-18页 |
| 1.2.3 CAN总线应用研究 | 第18-19页 |
| 1.3 课题研究意义 | 第19页 |
| 1.4 论文主要工作和章节安排 | 第19-21页 |
| 第二章 CAN2.0总线规范介绍 | 第21-35页 |
| 2.1 CAN总线信号 | 第21-23页 |
| 2.2 CAN2.0规范内容 | 第23-34页 |
| 2.2.1 CAN2.0规范结构 | 第23页 |
| 2.2.2 CAN帧类型 | 第23页 |
| 2.2.3 数据帧 | 第23-28页 |
| 2.2.4 错误帧 | 第28页 |
| 2.2.5 错误管理 | 第28-32页 |
| 2.2.6 位时序要求 | 第32-34页 |
| 2.3 本章小结 | 第34-35页 |
| 第三章 CAN2.0设备接口控制器的设计与实现 | 第35-73页 |
| 3.1 CAN2.0设备接口控制器的功能特性 | 第35-37页 |
| 3.1.1 支持BasicCAN模式和ExtendedCAN模式 | 第35页 |
| 3.1.2 支持DMA模式 | 第35-36页 |
| 3.1.3 具有64字节FIFO结构接收缓冲器 | 第36页 |
| 3.1.4 支持标准格式报文和扩展格式报文 | 第36页 |
| 3.1.5 ExtendeCAN模式独具的功能 | 第36-37页 |
| 3.2 CAN2.0设备接口控制器的系统级设计 | 第37-40页 |
| 3.2.1 CAN2.0接口控制器的系统结构 | 第37-39页 |
| 3.2.2 CAN2.0接口控制器的模块划分 | 第39-40页 |
| 3.3 CAN2.0设备接口控制器各模块的RTL级设计 | 第40-72页 |
| 3.3.1 总线接口子模块BIM | 第40-45页 |
| 3.3.2 位时序逻辑子模块BTL | 第45-50页 |
| 3.3.3 位数据流处理子模块BSP | 第50-72页 |
| 3.4 本章小结 | 第72-73页 |
| 第四章 CAN2.0设备接口控制器的验证 | 第73-92页 |
| 4.1 测试模型 | 第73-74页 |
| 4.2 测试平台结构 | 第74页 |
| 4.3 测试向量的编写 | 第74-76页 |
| 4.4 测试向量的分析 | 第76-82页 |
| 4.5 后仿真验证 | 第82-87页 |
| 4.6 FPGA验证 | 第87-91页 |
| 4.6.1 FPGA验证工具 | 第87页 |
| 4.6.2 FPGA验证过程 | 第87-91页 |
| 4.7 本章小结 | 第91-92页 |
| 第五章 结论与展望 | 第92-94页 |
| 5.1 结论 | 第92页 |
| 5.2 进一步工作方向 | 第92-94页 |
| 致谢 | 第94-95页 |
| 参考文献 | 第95-97页 |