| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第12-20页 |
| 1.1 课题研究背景及意义 | 第12-13页 |
| 1.2 国内外ESD防护研究动态 | 第13-14页 |
| 1.3 静电放电模型及模拟方法 | 第14-18页 |
| 1.3.1 人体放电模型(HBM模型) | 第14-15页 |
| 1.3.2 机器放电模型(MM模型) | 第15-16页 |
| 1.3.3 器件放电模型(CDM模型) | 第16-17页 |
| 1.3.4 人体模型、机器放电模型、器件放电模型的比较 | 第17-18页 |
| 1.4 本论文的主要工作及结构安排 | 第18-20页 |
| 第2章 全芯片ESD防护系统原理分析 | 第20-30页 |
| 2.1 全芯片ESD防护系统设计 | 第20-21页 |
| 2.2 全芯片ESD防护局部通道设计 | 第21-27页 |
| 2.2.1 输入/输出I/O的ESD泄放通道 | 第21-24页 |
| 2.2.2 电源与地之间钳位泄放通道 | 第24-26页 |
| 2.2.3 多电源域之间泄放通道 | 第26-27页 |
| 2.3 全芯片ESD防护的抗闩锁设计 | 第27-28页 |
| 2.3.1 闩锁效应 | 第27-28页 |
| 2.3.2 抗闩锁设计 | 第28页 |
| 2.4 本章小结 | 第28-30页 |
| 第3章 全芯片ESD防护电路设计 | 第30-48页 |
| 3.1 DSP系统简介 | 第30-31页 |
| 3.2 全芯片ESD防护系统设计及分析 | 第31-36页 |
| 3.3 全芯片ESD防护泄放单元设计 | 第36-47页 |
| 3.3.1 端口与ESD BUS之间泄放通道设计 | 第36-41页 |
| 3.3.2 电源BUS与地BUS之间Clamp设计 | 第41-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第4章 全芯片ESD防护版图设计 | 第48-61页 |
| 4.1 ESD防护二极管的版图设计要点 | 第48-51页 |
| 4.1.1 阳极、阴极并行布线结构 | 第48-49页 |
| 4.1.2 量化锥形并行和反并行布线结构 | 第49-50页 |
| 4.1.3 连续锥形反并行和并行布线结构 | 第50页 |
| 4.1.4 ESD二极管串设计 | 第50-51页 |
| 4.2 ESD防护MOSFET的版图设计要点 | 第51-54页 |
| 4.2.1 MOSFET栅极与接触孔的距离 | 第52页 |
| 4.2.2 MOSFET源、漏极接触孔间的距离 | 第52-53页 |
| 4.2.3 MOSFET源、漏末端接触孔与端部的距离 | 第53页 |
| 4.2.4 MOSFET源、漏末端接触孔与源漏边缘的距离 | 第53-54页 |
| 4.3 全芯片ESD防护的版图设计要点 | 第54-57页 |
| 4.3.1 闩锁效应的抑制 | 第54-55页 |
| 4.3.2 冷阱与热阱之间的隔离 | 第55-56页 |
| 4.3.3 大面积电容的隔离 | 第56-57页 |
| 4.4 版图实现 | 第57-61页 |
| 第5章 验证与分析 | 第61-66页 |
| 5.1 TLP测试技术 | 第61-62页 |
| 5.2 测试验证 | 第62-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第70-71页 |
| 致谢 | 第71页 |
