| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 课题的研究背景 | 第7页 |
| 1.2 课题的研究现状 | 第7-8页 |
| 1.3 主要工作和论文结构 | 第8-9页 |
| 1.4 系统性能指标和硬件图 | 第9-10页 |
| 第二章 TMS320C6713 DSK与DSP芯片 | 第10-18页 |
| 2.1 TMS320C6713 DSK | 第10-14页 |
| 2.2 TMS320C6713 DSP芯片 | 第14-17页 |
| 2.3 本章小结 | 第17-18页 |
| 第三章 系统的FPGA程序设计 | 第18-38页 |
| 3.1 FPGA设计与开发流程 | 第18-21页 |
| 3.1.1 本系统的FPGA器件选型 | 第18页 |
| 3.1.2 基于QuartusⅡ的FPGA设计流程 | 第18-20页 |
| 3.1.3 FPGA板级验证工具SignalTapⅡ简介 | 第20-21页 |
| 3.2 图像采集端的设计与实现 | 第21-26页 |
| 3.2.1 图像传感器OV7670 | 第21-22页 |
| 3.2.2 SCCB读写格式 | 第22-23页 |
| 3.2.3 摄像头配置参数发送模块 | 第23-24页 |
| 3.2.4 SCCB模块 | 第24-26页 |
| 3.3 两路AD/DA的设计与实现 | 第26-28页 |
| 3.3.1 ADC与DAC芯片 | 第26-27页 |
| 3.3.2 THS1206 配置模块 | 第27-28页 |
| 3.4 按键扫描模块 | 第28-29页 |
| 3.5 DSP对FPGA的配置 | 第29-32页 |
| 3.5.1 EMIF异步读写时序 | 第29页 |
| 3.5.2 控制字的接收 | 第29-32页 |
| 3.6 系统FIFO部分的设计与实现 | 第32-34页 |
| 3.6.1 FIFO的设计与实现 | 第32-33页 |
| 3.6.2 AD/DA FIFO的读写 | 第33页 |
| 3.6.3 图像FIFO的读写 | 第33-34页 |
| 3.7 SBSRAM模块 | 第34-35页 |
| 3.8 YUV转RGB模块 | 第35-36页 |
| 3.9 VGA显示 | 第36-37页 |
| 3.10 本章小节 | 第37-38页 |
| 第四章 系统的DSP程序设计 | 第38-59页 |
| 4.1 DSP/BIOS功能介绍 | 第38-39页 |
| 4.2 本系统的DSP/BIOS设置 | 第39-47页 |
| 4.2.1 DSP/BIOS配置文件 | 第39-40页 |
| 4.2.2 System模块配置 | 第40-41页 |
| 4.2.3 HWI模块配置 | 第41-42页 |
| 4.2.4 SWI模块配置 | 第42-43页 |
| 4.2.5 CSL模块配置 | 第43-44页 |
| 4.2.6 EMIF模块配置 | 第44-45页 |
| 4.2.7 EDMA模块配置 | 第45-47页 |
| 4.3 本系统的C程序设计 | 第47-58页 |
| 4.3.1 main()函数设计 | 第47-49页 |
| 4.3.2 initparam.h头文件设计 | 第49-51页 |
| 4.3.3 系统初始化函数设计 | 第51-56页 |
| 4.3.4 EDMA中断服务函数设计 | 第56-58页 |
| 4.4 本章小节 | 第58-59页 |
| 第五章 系统的功能验证 | 第59-78页 |
| 5.1 PCM编解码 | 第59-70页 |
| 5.1.1 脉冲编码调制（PCM）的DSP实现 | 第59-65页 |
| 5.1.2 A律13 折线压缩特性曲线的绘制 | 第65-70页 |
| 5.2 FIR滤波 | 第70-73页 |
| 5.3 图像对比度增强 | 第73-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 结束语 | 第78-80页 |
| 6.1 课题的研究成果 | 第78-79页 |
| 6.2 系统改进展望 | 第79-80页 |
| 附录 英文缩写词 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 发表论文和和参加科研情况说明 | 第83-84页 |
| 致谢 | 第84页 |
