| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 论文研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状与发展趋势 | 第12-17页 |
| 1.2.1 研究现状 | 第12-16页 |
| 1.2.2 发展趋势 | 第16-17页 |
| 1.3 论文主要工作 | 第17-19页 |
| 第二章 Link-16 系统与仿真 | 第19-34页 |
| 2.1 JTIDS/MIDS结构 | 第19-20页 |
| 2.1.1 时隙 | 第19页 |
| 2.1.2 网络参与组 | 第19-20页 |
| 2.1.3 接入模式 | 第20页 |
| 2.2 J消息结构及功能 | 第20-21页 |
| 2.2.1 RTT消息 | 第20页 |
| 2.2.2 消息封装结构 | 第20-21页 |
| 2.2.3 消息字及其标准 | 第21页 |
| 2.3 Link-16 抗干扰技术 | 第21-27页 |
| 2.3.1 CRC编码 | 第21-22页 |
| 2.3.2 RS(31,15)编码 | 第22-25页 |
| 2.3.3 循环码移位键控 | 第25-26页 |
| 2.3.4 跳频 | 第26-27页 |
| 2.4 AWGN信道Link-16 系统仿真实现 | 第27-31页 |
| 2.4.1 AWGN信道JTIDS波形误码率性能分析 | 第28-29页 |
| 2.4.2 JTIDS Monte Carlo仿真设计 | 第29-30页 |
| 2.4.3 仿真结果分析 | 第30-31页 |
| 2.5 AWGN信道JTIDS扩频序列优化设计 | 第31-32页 |
| 2.6 小结 | 第32-34页 |
| 第三章 复杂信道JTIDS波形传输性能分析 | 第34-44页 |
| 3.1 Nakagami衰落模型 | 第34-35页 |
| 3.2 衰落信道下JTIDS波形传输性能仿真 | 第35-39页 |
| 3.3 BNI模型 | 第39-40页 |
| 3.4 衰落信道下JTIDS波形抗干扰性能仿真 | 第40-43页 |
| 3.5 小结 | 第43-44页 |
| 第四章 JTIDS中频仿真系统的设计与实现 | 第44-70页 |
| 4.1 中频仿真系统设计 | 第44-50页 |
| 4.1.1 系统设计 | 第44-47页 |
| 4.1.2 基于CPCI总线的JTIDS硬件实现平台 | 第47-50页 |
| 4.2 Link-16 波形的VHDL模块设计 | 第50-63页 |
| 4.2.1 数据接收模块设计 | 第50-52页 |
| 4.2.2 功能模块设计 | 第52-63页 |
| 4.3 CPCI总线接口设计与实现 | 第63-69页 |
| 4.3.1 CPCI总线接口设计方案 | 第64页 |
| 4.3.2 桥接模块PCI 9656 简单介绍 | 第64-65页 |
| 4.3.3 CPCI总线硬件实现 | 第65-67页 |
| 4.3.4 基于PCI 9656 的接口软件设计 | 第67-69页 |
| 4.4 小结 | 第69-70页 |
| 结束语 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 作者在学期间取得的学术成果 | 第77-78页 |
| 缩略词中英文对照 | 第78-79页 |
