基于SATA协议的便携式图像存储系统的研究与实现
| 致谢 | 第4-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 引言 | 第11-17页 |
| 1.1 选题的背景与意义 | 第12-14页 |
| 1.2 国内外发展趋势与研究现状 | 第14-15页 |
| 1.3 本论文的研究内容与安排 | 第15-17页 |
| 2 SATA2.0 协议的介绍 | 第17-37页 |
| 2.1 SATA2.0 协议的体系 | 第17-20页 |
| 2.1.1 SATA2.0 协议的优点 | 第18页 |
| 2.1.2 指令排序 | 第18-20页 |
| 2.2 SATA2.0 协议物理层 | 第20-25页 |
| 2.2.1 OOB带外信号 | 第20-23页 |
| 2.2.2 主机端物理层的初始化过程 | 第23-24页 |
| 2.2.3 速率匹配 | 第24-25页 |
| 2.3 SATA2.0 协议链路层 | 第25-35页 |
| 2.3.1 链路层原语 | 第27-28页 |
| 2.3.2 8b/10b编解码 | 第28-29页 |
| 2.3.3 扰码与解码 | 第29-30页 |
| 2.3.4 CRC校验 | 第30-32页 |
| 2.3.5 链路层状态机的建立 | 第32-35页 |
| 2.4 SATA2.0 协议的传输层和应用层 | 第35-36页 |
| 2.4.1 传输层 | 第35页 |
| 2.4.2 帧信息结构（FIS） | 第35-36页 |
| 2.4.3 应用层 | 第36页 |
| 2.5 本章小结 | 第36-37页 |
| 3 便携式图像存储系统的具体实现 | 第37-59页 |
| 3.1 图像数据整体要求 | 第37-39页 |
| 3.1.1 探测器芯片特点 | 第37-38页 |
| 3.1.2 Camera Link接口设计 | 第38页 |
| 3.1.3 系统存储容量分析 | 第38-39页 |
| 3.2 系统方案的选取 | 第39-41页 |
| 3.2.1 芯片选型 | 第39-40页 |
| 3.2.2 设计语言 | 第40页 |
| 3.2.3 系统实现框架 | 第40-41页 |
| 3.3 物理层的具体实现 | 第41-52页 |
| 3.3.1 GTX硬核特点 | 第41-45页 |
| 3.3.2 参考时钟的选择 | 第45-47页 |
| 3.3.3 8b/10b编码器与译码器的实现 | 第47-48页 |
| 3.3.4 初始化FPGA芯片GTX硬核 | 第48-50页 |
| 3.3.5 速率匹配的实现 | 第50-52页 |
| 3.3.6 速率匹配的实现 | 第52页 |
| 3.4 链路层的具体实现 | 第52-57页 |
| 3.4.1 空闲状态模块实现 | 第52-53页 |
| 3.4.2 发送状态模块实现 | 第53-54页 |
| 3.4.3 接收状态模块实现 | 第54-55页 |
| 3.4.4 CRC-32 校验模块的实现 | 第55-57页 |
| 3.5 本章小结 | 第57-59页 |
| 4 设计的测试与结果分析 | 第59-67页 |
| 4.1 测试平台的选取 | 第59-61页 |
| 4.2 测试流程 | 第61-62页 |
| 4.3 测试结果的分析 | 第62-63页 |
| 4.4 误码率的测试 | 第63-65页 |
| 4.5 本章小结 | 第65-67页 |
| 5 总结与展望 | 第67-69页 |
| 5.1 本论文的主要研究成果 | 第67-68页 |
| 5.2 进一步研究 | 第68页 |
| 5.3 展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 附录A 5B/6B与 3B/4B编码对应表 | 第73-75页 |
| 附录B 便携式图像存储系统硬件平台 | 第75-77页 |
| 附录C GTX硬核的生成 | 第77-81页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第81页 |
