一种粗细结构的时间数字转换器的研究与设计
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题背景及研究目的和意义 | 第8-9页 |
| 1.2 国内外研究现状分析 | 第9-11页 |
| 1.3 论文研究内容 | 第11-12页 |
| 1.4 论文结构安排 | 第12-14页 |
| 2 TDC结构和工作原理 | 第14-24页 |
| 2.1 模拟TDC | 第15-17页 |
| 2.1.1 时间放大法(TA) | 第15-16页 |
| 2.1.2 时间幅度转换法 | 第16-17页 |
| 2.2 数字TDC | 第17-23页 |
| 2.2.1 时钟周期计数法 | 第17-18页 |
| 2.2.2 延迟线法 | 第18-19页 |
| 2.2.3 循环计数TDC | 第19-20页 |
| 2.2.4 差分延迟线法 | 第20-22页 |
| 2.2.5 延迟锁定环 | 第22-23页 |
| 2.3 本章小结 | 第23-24页 |
| 3 延迟锁定环设计与仿真 | 第24-48页 |
| 3.1 双延迟锁定环原理 | 第24-30页 |
| 3.1.1 锁相的概念 | 第24-25页 |
| 3.1.2 电荷泵锁相环 | 第25-29页 |
| 3.1.3 延迟锁定环 | 第29页 |
| 3.1.4 双延迟锁定环 | 第29-30页 |
| 3.2 电路设计与仿真 | 第30-46页 |
| 3.2.1 整体结构 | 第30-33页 |
| 3.2.2 初始控制端 | 第33-36页 |
| 3.2.3 鉴频鉴相器 | 第36-42页 |
| 3.2.4 电荷泵和一阶环路滤波器 | 第42-45页 |
| 3.2.5 压控延迟线 | 第45-46页 |
| 3.2.6 双延迟锁定环仿真结果 | 第46页 |
| 3.3 本章小结 | 第46-48页 |
| 4 TDC整体结构和各部分电路的设计与仿真 | 第48-66页 |
| 4.1 粗细结构TDC的整体结构 | 第48-50页 |
| 4.2 延迟单元 | 第50-55页 |
| 4.2.1 电路结构和原理分析 | 第50-53页 |
| 4.2.2 适用于各个计数级的延迟单元 | 第53-54页 |
| 4.2.3 仿真结果 | 第54-55页 |
| 4.3 信号采样 | 第55-56页 |
| 4.3.1 电路结构和原理分析 | 第55-56页 |
| 4.3.2 仿真结果 | 第56页 |
| 4.4 边沿判别 | 第56-58页 |
| 4.4.1 电路结构和原理分析 | 第56-57页 |
| 4.4.2 仿真结果 | 第57-58页 |
| 4.5 循环计数结构TDC | 第58-60页 |
| 4.5.1 电路结构和原理分析 | 第58-59页 |
| 4.5.2 仿真结果 | 第59-60页 |
| 4.6 中间级TDC | 第60-62页 |
| 4.6.1 电路结构和原理分析 | 第60-61页 |
| 4.6.2 仿真结果 | 第61-62页 |
| 4.7 差分结构TDC | 第62页 |
| 4.8 各计数级之间的连接 | 第62-64页 |
| 4.8.1 细计数级与中间计数级 | 第62-64页 |
| 4.8.2 粗计数级与中间计数级 | 第64页 |
| 4.9 本章小结 | 第64-66页 |
| 5 TDC误差分析 | 第66-74页 |
| 5.1 TDC中相关参数 | 第66-70页 |
| 5.1.1 静态性能参数 | 第66-69页 |
| 5.1.2 动态性能参数 | 第69-70页 |
| 5.1.3 非理想因素 | 第70页 |
| 5.2 TDC误差分析 | 第70-73页 |
| 5.3 本章小结 | 第73-74页 |
| 6 总结与展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-84页 |
| 附录 | 第84页 |
