首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--频率合成技术、频率合成器论文

应用于UHF RFID系统中的∑-△分数频率综合器的研究与设计

摘要第4-5页
Abstract第5页
第一章 绪论第8-14页
    1.1 课题研究背景和意义第8页
    1.2 射频识别系统概述第8-10页
    1.3 ∑-△分数频率综合器的国内外研究现状第10-11页
    1.4 论文主要写作内容与组织结构第11-14页
第二章 锁相环与频率综合器第14-28页
    2.1 锁相环简介第14页
    2.2 频率综合器概述第14-21页
        2.2.1 频率综合器分类第14-17页
        2.2.2 环路系统模型分析第17-21页
    2.3 频率综合器的主要性能参数第21-23页
    2.4 频率综合器主要模块的性能指标第23-26页
        2.4.1 鉴频鉴相器的性能值标第23-24页
        2.4.2 电荷泵的性能值标第24-25页
        2.4.3 压控振荡器的性能值标第25-26页
    2.5 本章小结第26-28页
第三章 环路整体结构及行为级建模第28-32页
    3.1 ∑-△分数频率综合器的设计第28-30页
    3.2 行为级建模第30页
    3.3 行为级环路整体仿真第30-31页
    3.4 本章小结第31-32页
第四章 ∑-△分数频率综合器的研究与设计第32-72页
    4.1 设计指标第32页
    4.2 鉴频鉴相器第32-39页
        4.2.1 鉴频鉴相器的常见结构第33-35页
        4.2.2 鉴频鉴相器的设计第35-38页
        4.2.3 鉴频鉴相器的后仿真第38-39页
    4.3 电荷泵第39-46页
        4.3.1 电荷泵的常见结构第40-42页
        4.3.2 电荷泵的设计第42-45页
        4.3.3 电荷泵的后仿真第45-46页
    4.4 环路滤波器第46-48页
    4.5 压控振荡器第48-55页
        4.5.1 压控振荡器的常见结构第49-52页
        4.5.2 压控振荡器的设计第52-54页
        4.5.3 压控振荡器的后仿真第54-55页
    4.6 可编程分频器第55-61页
        4.6.1 可编程分频器的常见结构第56-57页
        4.6.2 高集成度可编程分频器的设计第57-60页
        4.6.3 可编程分频器的后仿真第60-61页
    4.7 除 2 分频器第61-63页
        4.7.1 除 2 分频器的设计第62-63页
        4.7.2 除 2 分频器的后仿真第63页
    4.8 ∑-△小数调制器第63-65页
    4.9 自动频率校准电路第65-71页
        4.9.1 自动频率校准电路的常见结构第66-69页
        4.9.2 自动频率校准电路的设计第69-71页
        4.9.3 自动频率校准电路的仿真第71页
    4.10 本章小结第71-72页
第五章 版图设计及后仿真第72-82页
    5.1 版图设计技术第72-73页
    5.2 ∑-△分数频率综合器的版图设计第73-77页
    5.3 ∑-△分数频率综合器的后仿真第77-80页
    5.4 本章小结第80-82页
第六章 总结与展望第82-84页
    6.1 主要研究内容与成果总结第82-83页
    6.2 研究内容的不足与展望第83-84页
参考文献第84-87页
附录 1 攻读硕士学位期间撰写的论文第87-88页
附录 2 攻读硕士学位期间申请的专利第88-89页
附录 3 攻读硕士学位期间参加的科研项目第89-90页
致谢第90页

论文共90页,点击 下载论文
上一篇:高性能过采样时钟数据恢复电路的研究与设计
下一篇:视频监控系统中特定异常行为识别技术与实现