| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-17页 |
| 1.1 研究背景与意义 | 第9-11页 |
| 1.2 国内外研究现状与发展趋势 | 第11-14页 |
| 1.3 本文的研究内容 | 第14-15页 |
| 1.4 论文的组织结构 | 第15-17页 |
| 2 忆阻模型及桥式忆阻神经网络基础 | 第17-32页 |
| 2.1 忆阻器基础 | 第17-19页 |
| 2.2 惠普忆阻器理论 | 第19-22页 |
| 2.3 惠普阈值忆阻模型建立与仿真 | 第22-24页 |
| 2.4 忆阻桥式突触神经网络架构 | 第24-31页 |
| 2.5 本章小结 | 第31-32页 |
| 3 4T1M突触神经网络架构的构建 | 第32-44页 |
| 3.1 4T1M突触的原理及其仿真 | 第32-36页 |
| 3.2 基于4T1M突触的神经元设计与仿真 | 第36-39页 |
| 3.3 基于4T1M突触的神经网络设计 | 第39-42页 |
| 3.4 本章小结 | 第42-44页 |
| 4 4T1M突触神经网络的片上学习 | 第44-55页 |
| 4.1 误差后向传播算法 | 第44-46页 |
| 4.2 基于4T1M神经网络的片上学习电路 | 第46-48页 |
| 4.3 逻辑“与”的片上学习与仿真 | 第48-53页 |
| 4.4 本章小结 | 第53-55页 |
| 5 4T1M突触神经网络的逻辑分类与阵列设计 | 第55-67页 |
| 5.1 基于4T1M神经网络的逻辑分类 | 第55-62页 |
| 5.2 4T1M神经网络阵列设计 | 第62-64页 |
| 5.3 基于4T1M阵列的可配置逻辑应用 | 第64-65页 |
| 5.4 本章小结 | 第65-67页 |
| 6 总结与展望 | 第67-70页 |
| 6.1 全文总结 | 第67-68页 |
| 6.2 展望 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 附录1 攻读硕士学位期间发表的论文 | 第75-76页 |
| 附录2 攻读硕士学位期间参加的科研项目和获得的荣誉奖励 | 第76页 |