| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-19页 |
| 1.1 功率半导体器件概述 | 第10-12页 |
| 1.2 功率LDMOS介绍 | 第12-14页 |
| 1.3 槽栅LDMOS研究现状 | 第14-18页 |
| 1.4 本文主要工作 | 第18-19页 |
| 第二章 具有延伸槽栅的SOI LDMOS器件设计与研究 | 第19-38页 |
| 2.1 器件特征和机理分析 | 第19-23页 |
| 2.1.1 结构特征 | 第19-20页 |
| 2.1.2 工作机理分析 | 第20-23页 |
| 2.2 ETG SOI LDMOS 仿真结果讨论 | 第23-32页 |
| 2.2.1 槽栅与漏端N+之间二氧化硅厚度Lox | 第23-24页 |
| 2.2.2 槽栅末端宽度W_1 | 第24-26页 |
| 2.2.3 顶层硅厚度T_(soi) | 第26-28页 |
| 2.2.4 漂移区宽度W_3 | 第28-30页 |
| 2.2.5 漂移区浓度N_d | 第30-32页 |
| 2.3 新结构与对比结构的性能比较 | 第32-36页 |
| 2.4 关键工艺步骤 | 第36-37页 |
| 2.5 本章小结 | 第37-38页 |
| 第三章 具有N型埋层的槽栅槽漏SOI LDMOS研究 | 第38-47页 |
| 3.1 器件特征和机理分析 | 第38-42页 |
| 3.1.1 结构特征 | 第38-39页 |
| 3.1.2 导通特性 | 第39-40页 |
| 3.1.3 耐压特性 | 第40-42页 |
| 3.2 仿真结果讨论 | 第42-44页 |
| 3.2.1 N型埋层 | 第42-43页 |
| 3.2.2 Ptop层 | 第43页 |
| 3.2.3 顶层硅厚度T_(soi) | 第43-44页 |
| 3.3 新结构与对比结构的性能比较 | 第44页 |
| 3.4 关键工艺步骤 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 具有P埋层 700V级别槽栅低阻LDMOS研究 | 第47-63页 |
| 4.1 器件特征和机理分析 | 第47-53页 |
| 4.1.1 结构特征 | 第47-48页 |
| 4.1.2 耐压机理 | 第48-51页 |
| 4.1.3S导通机理 | 第51-53页 |
| 4.2 新结构的仿真结果讨论 | 第53-59页 |
| 4.2.1 P型埋层的长度L_P和掺杂浓度N_p | 第53-56页 |
| 4.2.2 槽栅长度L_g | 第56-58页 |
| 4.2.3 衬底浓度N_(sub) | 第58-59页 |
| 4.3 新结构性能对比 | 第59-60页 |
| 4.4 关键工艺步骤 | 第60-61页 |
| 4.5 本章小结 | 第61-63页 |
| 第五章 总结 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间研究成果 | 第69-70页 |
