| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景 | 第9-10页 |
| 1.2 国内外智能卡研究与应用现状 | 第10-12页 |
| 1.2.1 国外发展现状 | 第10-11页 |
| 1.2.2 国内发展现状 | 第11-12页 |
| 1.2.3 智能卡发展方向 | 第12页 |
| 1.3 课题来源与研究意义 | 第12-13页 |
| 1.4 本文结构 | 第13-15页 |
| 第2章 非接触式智能卡协议研究 | 第15-27页 |
| 2.1 ISO/IEC14443-1 物理特性 | 第15页 |
| 2.2 ISO/IEC14443-2 射频能量和信号接 | 第15-17页 |
| 2.2.1 从PCD传送到PICC的信号 | 第16-17页 |
| 2.2.2 从IC卡传送到读卡设备的信号 | 第17页 |
| 2.3 ISO/IEC14443-3 初始化和防冲突 | 第17-20页 |
| 2.4 ISO/IEC14443-4 传输协议 | 第20-25页 |
| 2.4.1 Type A的激活序列 | 第20页 |
| 2.4.2 半双工分组传输协议 | 第20-23页 |
| 2.4.3 协议操作 | 第23-25页 |
| 2.5 需求分析 | 第25页 |
| 2.6 本章小结 | 第25-27页 |
| 第3章 芯片系统架构设计 | 第27-31页 |
| 3.1 概述 | 第27-28页 |
| 3.2 数字部分 | 第28-29页 |
| 3.2.1 微处理器 | 第28-29页 |
| 3.2.2 存储器 | 第29页 |
| 3.3 本章小结 | 第29-31页 |
| 第4章 智能卡芯片数字模块的实现 | 第31-51页 |
| 4.1 总线设计 | 第31-32页 |
| 4.1.1 EBUS设计 | 第31页 |
| 4.1.2 PBUS设计 | 第31-32页 |
| 4.2 存储器管理单元 | 第32-34页 |
| 4.3 非接触式通信接.单元 | 第34-40页 |
| 4.3.1 收数模块 | 第35-39页 |
| 4.3.2 发数模块 | 第39-40页 |
| 4.3.3 EBUS接 | 第40页 |
| 4.4 EEPROM控制器设计 | 第40-45页 |
| 4.4.1 EEPROM接.标准 | 第40-42页 |
| 4.4.2 EEPROM控制器总体设计 | 第42-44页 |
| 4.4.3 状态机实现 | 第44-45页 |
| 4.5 时钟控制模块 | 第45-46页 |
| 4.6 复位控制模块 | 第46-47页 |
| 4.7 CRC16运算模块 | 第47-48页 |
| 4.8 TRNG真随机数发生器 | 第48-49页 |
| 4.9 本章小结 | 第49-51页 |
| 第5章 芯片验证和测试 | 第51-67页 |
| 5.1 仿真验证 | 第51-56页 |
| 5.1.1 仿真验证的内容及预期结果 | 第52页 |
| 5.1.2 功能仿真 | 第52-55页 |
| 5.1.3 时序仿真 | 第55-56页 |
| 5.2 FPGA验证 | 第56-60页 |
| 5.2.1 验证平台的搭建 | 第56-58页 |
| 5.2.2 初始化指令验证 | 第58-59页 |
| 5.2.3 收数性能的验证 | 第59-60页 |
| 5.3 芯片版图信息 | 第60-61页 |
| 5.4 芯片测试 | 第61-65页 |
| 5.4.1 测试平台介绍 | 第61-62页 |
| 5.4.2 交互命令测试 | 第62-65页 |
| 5.5 本章小结 | 第65-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士学位期间所发表的学术论文 | 第73-75页 |
| 致谢 | 第75页 |