单脉冲和差测角雷达的高速实时信号处理系统的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·课题的研究背景及意义 | 第7-8页 |
| ·应用背景 | 第7-8页 |
| ·实现的意义 | 第8页 |
| ·国内外发展现状 | 第8-9页 |
| ·本文结构安排 | 第9-10页 |
| 2 机载跑道成像雷达的系统设计 | 第10-20页 |
| ·雷达系统指标 | 第10-11页 |
| ·系统参数指标 | 第10页 |
| ·系统参数的选取 | 第10-11页 |
| ·雷达系统方案的选择 | 第11-13页 |
| ·单脉冲测角的基本原理 | 第11-13页 |
| ·单脉冲体制雷达的通用系统设计 | 第13页 |
| ·信号处理的算法 | 第13-20页 |
| ·数字正交解调 | 第14-16页 |
| ·脉冲压缩 | 第16-20页 |
| 3 信号处理系统硬件设计 | 第20-37页 |
| ·雷达系统的整体介绍 | 第20页 |
| ·器件选型说明 | 第20-23页 |
| ·ADC器件 | 第21页 |
| ·FPGA芯片选型 | 第21-23页 |
| ·DSP芯片选型 | 第23页 |
| ·电路设计 | 第23-25页 |
| ·ADC芯片电路设计 | 第23-24页 |
| ·DSP电路设计 | 第24-25页 |
| ·电源设计 | 第25-28页 |
| ·电源选取要求 | 第25-26页 |
| ·电源电路设计 | 第26-28页 |
| ·接口设计与仿真 | 第28-37页 |
| ·FPGA与ADC接口设计 | 第29页 |
| ·FPGA与DSP接口设计 | 第29-31页 |
| ·FPGA与上位机 | 第31-34页 |
| ·FPGA对发射机控制设计 | 第34-37页 |
| 4 系统的算法设计与仿真 | 第37-52页 |
| ·系统算法的分配方案 | 第37页 |
| ·基于FPGA的算法设计 | 第37-47页 |
| ·FPGA设计雷达数字信号处理系统的流程 | 第37-39页 |
| ·FPGA开发环境 | 第39-40页 |
| ·FPGA设计总体方案 | 第40-41页 |
| ·FPGA的模块设计 | 第41-47页 |
| ·基于DSP的算法设计 | 第47-52页 |
| ·DSP系统工作任务 | 第47-48页 |
| ·DSP中断控制流程 | 第48-50页 |
| ·和差比幅测角 | 第50-52页 |
| 5 系统调试 | 第52-56页 |
| ·系统调试的环境 | 第52页 |
| ·分系统调试 | 第52-56页 |
| ·FPGA芯片调试 | 第52-54页 |
| ·FPGA与DSP通讯接口的调试 | 第54-56页 |
| 6 总结和展望 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
