| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-13页 |
| 第一章 绪论 | 第13-28页 |
| ·NoC概述 | 第13-26页 |
| ·NoC的诞生与发展 | 第13-17页 |
| ·NoC基本概念 | 第17-26页 |
| ·论文的主要内容和结构 | 第26-27页 |
| ·论文课题来源 | 第27-28页 |
| 第二章 基于"包-电路交换"的回退转向路由算法 | 第28-37页 |
| ·回退转向路由算法的设计 | 第28-32页 |
| ·设计动机 | 第28页 |
| ·回退转向路由算法的顶层设计 | 第28-30页 |
| ·回退转向路由算法的伪码 | 第30-31页 |
| ·回退转向路由算法的优势分析 | 第31-32页 |
| ·回退转向路由算法的实验与分析 | 第32-36页 |
| ·实验性能指标 | 第32-33页 |
| ·实验环境 | 第33页 |
| ·实验结果与分析 | 第33-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 基于"包-电路交换"的广播机制路由算法 | 第37-47页 |
| ·概述 | 第37页 |
| ·基于"包-电路交换"的广播机制路由算法顶层设计 | 第37-39页 |
| ·广播机制路由算法的伪码 | 第39-41页 |
| ·广播机制路由算法的优势分析 | 第41-43页 |
| ·广播机制路由算法的实验与分析 | 第43-46页 |
| ·实验性能指标 | 第43页 |
| ·实验环境 | 第43-44页 |
| ·实验结果与分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 H3MP-16多核演示系统 | 第47-65页 |
| ·概述 | 第47-49页 |
| ·采用回退转向路由算法NoC路由器节点的VLSI设计 | 第49-56页 |
| ·输入状态机模块设计 | 第52-53页 |
| ·优先级编码器模块设计 | 第53-54页 |
| ·地址译码器模块设计 | 第54-55页 |
| ·仲裁器模块设计 | 第55页 |
| ·输出状态机模块设计 | 第55-56页 |
| ·交叉开关模块设计 | 第56页 |
| ·其他主要模块设计 | 第56-64页 |
| ·"簇"模块设计 | 第56-57页 |
| ·Cluster Wrapper模块设计 | 第57-60页 |
| ·DDR Wrapper模块设计 | 第60-62页 |
| ·Ethernet Wrapper模块设计 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 面向密集计算的异构多核原型系统 | 第65-75页 |
| ·概述 | 第65-68页 |
| ·异构多核原型系统设计 | 第68-74页 |
| ·采用广播机制路由算法NoC路由器节点的VLSI设计 | 第68-69页 |
| ·滤波簇(FIR) | 第69-72页 |
| ·运算簇 | 第72-73页 |
| ·转置簇 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| ·本文总结 | 第75-76页 |
| ·工作展望 | 第76-77页 |
| 参考文献 | 第77-83页 |
| 攻读硕士学位期间参加项目和发表论文 | 第83-84页 |
| 致谢 | 第84-85页 |