| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 符号说明 | 第10-12页 |
| 第一章 绪论 | 第12-19页 |
| ·研究背景 | 第12-13页 |
| ·国内外集成电路的发展趋势 | 第13-15页 |
| ·数字集成电路的设计流程 | 第15-17页 |
| ·论文的主要工作及章节安排 | 第17-19页 |
| 第二章 通用流量计量芯片的架构 | 第19-25页 |
| ·背景和应用场景 | 第19-20页 |
| ·芯片的架构 | 第20-22页 |
| ·芯片的功能描述 | 第22-24页 |
| ·芯片的技术指标 | 第24-25页 |
| 第三章 通用流量计量芯片的逻辑综合 | 第25-43页 |
| ·综合的概念 | 第25页 |
| ·逻辑综合的单元库的介绍 | 第25-28页 |
| ·逻辑综合的设计环境 | 第28-29页 |
| ·逻辑综合的设计约束 | 第29-36页 |
| ·逻辑综合策略 | 第36页 |
| ·逻辑综合的实现方法和结果分析 | 第36-43页 |
| ·逻辑综合的实现方法 | 第36-38页 |
| ·逻辑综合的结果分析 | 第38-43页 |
| 第四章 通用流量计量芯片的物理实现 | 第43-67页 |
| ·数据准备 | 第44-47页 |
| ·设计的建立 | 第47-49页 |
| ·布图规划 | 第49-55页 |
| ·芯片的整体规划 | 第50-52页 |
| ·电源和地线网络设计 | 第52-53页 |
| ·布图规划的设计结果 | 第53-55页 |
| ·布局 | 第55-58页 |
| ·布局的实现过程 | 第56-58页 |
| ·布局的结果 | 第58页 |
| ·时钟树综合 | 第58-62页 |
| ·时钟树综合的原理 | 第58-59页 |
| ·时钟树综合的实现过程 | 第59-61页 |
| ·时钟树综合的结果 | 第61-62页 |
| ·布线和可制造性设计 | 第62-67页 |
| ·布线和可制造性设计的流程 | 第63-65页 |
| ·布线和可制造性设计的结果 | 第65-67页 |
| 第五章 通用流量计量芯片的静态时序分析 | 第67-73页 |
| ·静态时序分析的原理 | 第67-68页 |
| ·静态时序分析的实现过程 | 第68-71页 |
| ·静态时序分析的方法 | 第68-69页 |
| ·静态时序分析的流程 | 第69-71页 |
| ·静态时序分析的结果分析 | 第71-73页 |
| 第六章 芯片的FPGA验证平台和ASIC验证平台技术研究 | 第73-81页 |
| ·FPGA验证平台的硬件电路设计 | 第74-75页 |
| ·ASIC验证平台的硬件电路设计 | 第75-76页 |
| ·FPGA验证平台和ASIC验证平台的技术实现 | 第76-79页 |
| ·外部ROM启动方式的实现 | 第76页 |
| ·在线调试技术原理与实现 | 第76-79页 |
| ·FPGA验证平台和ASIC验证平台的结果分析 | 第79-81页 |
| 第七章 总结与展望 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 致谢 | 第85-86页 |
| 攻读学位期间发表的国家发明专利及论文 | 第86-87页 |
| 学位论文评阅及答辩情况表 | 第87页 |