| 第一章 绪 论 | 第1-12页 |
| 1．1 课题的背景及来源 | 第8-9页 |
| 1．2 国内外研究现状 | 第9-10页 |
| 1．3 论文研究工作 | 第10页 |
| 1．4 论文的安排 | 第10-12页 |
| 第二章 1750A微处理器系统分析 | 第12-21页 |
| 2．1 1750A系统简介 | 第12-13页 |
| 2．2 1750A微处理器的系统分析 | 第13-18页 |
| 2．2．1 1750A微处理器功能分析 | 第13-14页 |
| 2．2．2 指令系统概述 | 第14-17页 |
| 2．2．3 指令流水分析 | 第17-18页 |
| 2．3 1750A微处理器的模块划分 | 第18-20页 |
| 2．4 总结 | 第20-21页 |
| 第三章 系统控制通路设计实现 | 第21-36页 |
| 3．1 执行／控制状态机的设计 | 第21-24页 |
| 3．1．1 执行／控制状态机的确定 | 第21-23页 |
| 3．1．2 执行状态机和浮点状态机的合并 | 第23-24页 |
| 3．2 指令执行时序的分析 | 第24-26页 |
| 3．3 微程序控制器 | 第26-31页 |
| 3．3．1 1750微程序控制器的分析 | 第26-28页 |
| 3．3．2 微程序控制部件时序的分析 | 第28-29页 |
| 3．3．3 微指令格式 | 第29-30页 |
| 3．3．4 1750A微程序控制部件的特点 | 第30-31页 |
| 3．4 控制台指令的实现 | 第31-35页 |
| 3．4．1 控制台模式的流程图 | 第31-33页 |
| 3．4．2 控制台模式操作解释 | 第33-34页 |
| 3．4．3 控制台模式的保持 | 第34-35页 |
| 3．5 小结 | 第35-36页 |
| 第四章 系统数据通路设计实现 | 第36-66页 |
| 4．1 1750A的数据通路设计 | 第36-37页 |
| 4．2 ALU的设计 | 第37-47页 |
| 4．2．1 ALU的功能结构及执行时序 | 第38-40页 |
| 4．2．2 程序状态字寄存器 | 第40页 |
| 4．2．3 输入暂存器TEMPA和TEMPB | 第40-41页 |
| 4．2．4 加法器设计三种方案的比较 | 第41-44页 |
| 4．2．5 加法器基本输出信号功能 | 第44-45页 |
| 4．2．6 移位寄存器与移位指令的实现 | 第45-46页 |
| 4．2．7 内部暂存器 | 第46-47页 |
| 4．3 地址处理单元 | 第47-48页 |
| 4．4 通用寄存器组设计 | 第48-50页 |
| 4．5 总线接口单元的设计 | 第50-55页 |
| 4．5．1 BIU的基本功能分析 | 第50页 |
| 4．5．2 总线接口部件设计 | 第50-52页 |
| 4．5．3 总线控制器的设计 | 第52-54页 |
| 4．5．4 总线控制器的描述 | 第54-55页 |
| 4．6 中断控制单元的设计 | 第55-64页 |
| 4．6．1 1750A处理器中断处理概述 | 第55-56页 |
| 4．6．2 中断悬挂寄存器和中断屏蔽寄存器 | 第56页 |
| 4．6．3 中断控制器组成框图 | 第56-57页 |
| 4．6．4 中断控制的总体流程 | 第57页 |
| 4．6．5 中断请求的接收 | 第57-61页 |
| 4．6．6 生成中断请求和中断向量到微程序控制器的算法 | 第61-62页 |
| 4．6．7 中断响应时的硬件处理 | 第62-64页 |
| 4．7 可编程间隔计／定时器的设计 | 第64页 |
| 4．8 小结 | 第64-66页 |
| 第五章 系统仿真、综合与实现 | 第66-81页 |
| 5．1 系统的描述方法及层次结构划分 | 第66-67页 |
| 5．2 系统的VHDL描述 | 第67-69页 |
| 5．3 系统功能仿真方法及测试基准程序设计 | 第69-73页 |
| 5．3．1 电路验证的目的和方法 | 第69-70页 |
| 5．3．2 1750A系统的仿真 | 第70-71页 |
| 5．3．3 1750A系统的仿真测试基准程序 | 第71-72页 |
| 5．3．4 对系统仿真的体会 | 第72-73页 |
| 5．4 系统的综合 | 第73-77页 |
| 5．4．1 综合的基本概念 | 第73-74页 |
| 5．4．2 1750A系统的综合 | 第74-77页 |
| 5．4．2．1 RTL级可综合模型 | 第75页 |
| 5．4．2．2 1750A系统综合时的约束条件 | 第75-77页 |
| 5．5 系统的FPGA实现 | 第77-80页 |
| 5．5．1 系统的布局布线 | 第77-78页 |
| 5．5．2 系统的实现 | 第78-80页 |
| 5．6 小结——系统的测试 | 第80-81页 |
| 第六章 结束语 | 第81-82页 |
| 致 谢 | 第82-83页 |
| 参考文献 | 第83-84页 |