| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 概论 | 第13-19页 |
| ·现场总线PROFIBUS概貌 | 第13-14页 |
| ·课题来源 | 第14-15页 |
| ·课题主要任务 | 第15-17页 |
| ·硬件物理层实现 | 第15-16页 |
| ·实现PROFIBUS的DPV0/DPV1通信功能 | 第16-17页 |
| ·课题实现的意义 | 第17-19页 |
| 第二章 DP-V0/V1状态机制 | 第19-31页 |
| ·V0状态机制 | 第19-22页 |
| ·POWER-ON状态 | 第20页 |
| ·WAIT-PRM状态 | 第20页 |
| ·WAIT-CFG状态 | 第20-21页 |
| ·DATA-EXCH状态 | 第21页 |
| ·相关报文 | 第21-22页 |
| ·V1状态机制—V0的扩展 | 第22-27页 |
| ·DPV1状态机制简介 | 第23-27页 |
| ·V0与V1的结合使用 | 第27-29页 |
| ·总线时间参数 | 第29-31页 |
| ·总线周期 | 第29-30页 |
| ·总线循环时间 | 第30-31页 |
| 第三章 PROFIBUS-DP从站接口硬件设计 | 第31-39页 |
| ·PROFIBUS-DP总线接口硬件电路原理 | 第31-32页 |
| ·总线协议智能芯片SPC3结构与性能 | 第32-37页 |
| ·SPC3的基本特性 | 第33页 |
| ·SPC3内部空间分配 | 第33-37页 |
| ·DP总线接口外围电路 | 第37-39页 |
| 第四章 接口内部软件的设计 | 第39-59页 |
| ·数据结构与程序流程简介 | 第39-40页 |
| ·V0部分程序 | 第40-49页 |
| ·芯片SPC3初始化 | 第40-46页 |
| ·DP通信外部中断 | 第46-48页 |
| ·DP通信数据交换 | 第48-49页 |
| ·V1部分程序 | 第49-59页 |
| ·V1相关数据结构 | 第50-52页 |
| ·V1部分初始化 | 第52-54页 |
| ·V1部分中断 | 第54-56页 |
| ·V1通信数据传输 | 第56-59页 |
| 第五章 PROFIBUS-DP总线从站接口的测试 | 第59-67页 |
| ·测试目的与要求 | 第59页 |
| ·PROFIBUS-DP的从站物理信号测试 | 第59-60页 |
| ·DP-V0状态机制测试 | 第60-63页 |
| ·测试工具 | 第61页 |
| ·基本信息测试 | 第61页 |
| ·状态保护测试 | 第61-63页 |
| ·SYNC/FREEZE选择性功能测试 | 第63页 |
| ·时间参数测试 | 第63-66页 |
| ·从站最小回答间隔测试 | 第63-64页 |
| ·TSDR测试 | 第64-65页 |
| ·WD定时相关测试 | 第65-66页 |
| ·最终测试结论 | 第66-67页 |
| 第六章 结论与体会 | 第67-69页 |
| ·结论 | 第67-68页 |
| ·取得的成果 | 第67页 |
| ·存在问题及改进措施 | 第67-68页 |
| ·经验和体会 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 附录1:硬件原理图 | 第71-72页 |
| 附录2:内部程序SPC3芯片数据结构 | 第72-74页 |
| 致谢 | 第74-75页 |
| 研究成果及发表的学术论文 | 第75-76页 |
| 作者及导师简介 | 第76-77页 |
| 硕士研究生学位论文答辩委员会决议书 | 第77-78页 |