基于信号完整性分析的高速PCB仿真与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题研究背景与意义 | 第10-11页 |
| ·研究现状及其趋势 | 第11-12页 |
| ·本文的主要工作和章节安排 | 第12-14页 |
| 第二章 信号完整性和高速PCB 设计概述 | 第14-20页 |
| ·信号完整性问题概述 | 第14-17页 |
| ·高速PCB 设计概述 | 第17-19页 |
| ·高速PCB 设计流程 | 第18-19页 |
| ·高速PCB 仿真设计环境 | 第19页 |
| ·本文所涉及的项目介绍 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 信号基本噪声问题仿真与设计 | 第20-40页 |
| ·高速信号的反射分析 | 第20-29页 |
| ·仿真环境的建立 | 第20-23页 |
| ·FSB 信号反射分析 | 第23-24页 |
| ·时钟信号反射分析 | 第24-27页 |
| ·内存总线信号反射分析 | 第27-29页 |
| ·串扰问题的分析 | 第29-34页 |
| ·仿真环境的建立 | 第29-30页 |
| ·串扰影响因素分析 | 第30-34页 |
| ·抑制反射和串扰的布线设计 | 第34-39页 |
| ·抑制反射噪声的布线设计 | 第34-37页 |
| ·抑制串扰噪声的布线设计 | 第37-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 内存总线的时序分析与设计 | 第40-61页 |
| ·DDR2 SDRAM 时序规范分析 | 第40-43页 |
| ·DDR2 规范的DC 和AC 特性 | 第40-41页 |
| ·DDR2 规范的时序要求 | 第41-43页 |
| ·源同步时序分析 | 第43-46页 |
| ·基于板载芯片的DDR2 内存时序设计 | 第46-55页 |
| ·DDR2 设计总体分析 | 第46-48页 |
| ·模型检查和仿真设置 | 第48-49页 |
| ·时序仿真分析 | 第49-51页 |
| ·约束规则制定及布线设计 | 第51-53页 |
| ·布线后时序验证 | 第53-55页 |
| ·基于SODIMM 接口的DDR2 内存时序设计 | 第55-60页 |
| ·设计的总体分析 | 第55-56页 |
| ·多板联合模型的建立 | 第56-57页 |
| ·多板联合的时序仿真 | 第57-59页 |
| ·内存布线设计及验证 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 电源分配系统的分析与设计 | 第61-76页 |
| ·电源系统问题分析 | 第61-62页 |
| ·电源系统噪声起因 | 第61-62页 |
| ·电源系统噪声危害 | 第62页 |
| ·电源分配系统设计分析 | 第62-66页 |
| ·电源分配系统的设计目标 | 第63页 |
| ·电源分配系统设计方法 | 第63-66页 |
| ·S5PC100 主板的电源分配系统设计 | 第66-75页 |
| ·系统电源分析 | 第67页 |
| ·叠层设计 | 第67-68页 |
| ·器件布局设计及电源平面分割 | 第68-71页 |
| ·基于目标阻抗法的去耦设计 | 第71-74页 |
| ·基于Power Integrity 的仿真验证 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第六章 VX800 主板PCB 的设计与验证 | 第76-94页 |
| ·PCB 叠层设计和阻抗计算 | 第76-78页 |
| ·器件预布局 | 第78-79页 |
| ·仿真与布线设计 | 第79-90页 |
| ·仿真准备工作 | 第80页 |
| ·布线前仿真分析 | 第80-84页 |
| ·布线规则的制定 | 第84-85页 |
| ·具体布线设计 | 第85-89页 |
| ·布线后仿真验证 | 第89-90页 |
| ·主板信号测试与验证 | 第90-93页 |
| ·测试流程 | 第90页 |
| ·测试规范分析 | 第90-91页 |
| ·测试及结果分析 | 第91-93页 |
| ·本章小结 | 第93-94页 |
| 第七章 结论与展望 | 第94-96页 |
| ·本论文工作总结 | 第94-95页 |
| ·后续工作 | 第95-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 附录 | 第99-100页 |
| 在学期间的研究成果 | 第100-101页 |
