S波段频综信号源设计及实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-14页 |
| ·频率合成技术概述 | 第8-10页 |
| ·频率合成技术发展状况 | 第10-11页 |
| ·频率合成器主要技术指标 | 第11-12页 |
| ·课题的研究目标和研究内容 | 第12-14页 |
| 第二章 锁相环频率合成与直接数字频率合成原理分析 | 第14-28页 |
| ·锁相环频率合成 | 第14-20页 |
| ·锁相环综述 | 第14-15页 |
| ·锁相环功能部件原理 | 第15-19页 |
| ·锁相环杂散和相位噪声分析 | 第19-20页 |
| ·直接数字频率合成 | 第20-28页 |
| ·直接数字频率合成原理 | 第20-23页 |
| ·直接数字频率合成杂散与相位噪声分析 | 第23-28页 |
| 第三章 频综信号源方案设计 | 第28-35页 |
| ·信号源设计要求与总体方案 | 第28-29页 |
| ·控制单元方案的设计 | 第29-30页 |
| ·信号发生单元方案的设计 | 第30-35页 |
| ·信号发生单元需求分析 | 第30-31页 |
| ·常用DDS+PLL 方案分析 | 第31-33页 |
| ·信号发生单元方案选择 | 第33-35页 |
| 第四章 频综信号源的设计与制作 | 第35-61页 |
| ·控制单元硬件设计 | 第35-39页 |
| ·主要器件选型 | 第35-37页 |
| ·控制单元具体实现框图 | 第37-38页 |
| ·电路设计遇到的问题及解决方法 | 第38页 |
| ·控制单元PCB 版图 | 第38-39页 |
| ·控制单元程序设计 | 第39-44页 |
| ·程序开发工具选择 | 第39-40页 |
| ·芯片时序分析 | 第40-41页 |
| ·程序设计要点分析 | 第41-43页 |
| ·程序流程图设计 | 第43-44页 |
| ·信号发生单元硬件设计 | 第44-58页 |
| ·主要器件选型 | 第44-48页 |
| ·信号发生单元具体实现框图 | 第48-50页 |
| ·滤波器设计 | 第50-55页 |
| ·电路设计中遇到的问题及解决方法 | 第55-57页 |
| ·信号发生单元PCB 版图 | 第57-58页 |
| ·信号发生单元程序设计 | 第58-61页 |
| ·芯片时序分析 | 第58-59页 |
| ·程序设计要点分析 | 第59-60页 |
| ·程序流程图设计 | 第60-61页 |
| 第五章 频综信号源的调试和测量 | 第61-70页 |
| ·部件单元调试 | 第61-64页 |
| ·控制单元调试 | 第61-62页 |
| ·信号发生单元调试 | 第62-64页 |
| ·频综信号源联合调试 | 第64页 |
| ·测试结果与分析 | 第64-70页 |
| 第六章 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻硕期间取得的研究成果 | 第74-75页 |
