基于FPGA的高速FIR数字滤波器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·本课题的研究意义 | 第7页 |
| ·国内外现状: | 第7-8页 |
| ·数字信号处理的发展动态 | 第7-8页 |
| ·目前FIR数字滤波器FPGA实现方法 | 第8页 |
| ·本论文的研究思想 | 第8-11页 |
| 2 数字滤波器的设计 | 第11-27页 |
| ·数字滤波器概述 | 第11-12页 |
| ·数字滤波器基础 | 第12-16页 |
| ·FIR滤波器的理论: | 第12-16页 |
| ·FIR数字滤波器的性能要求 | 第16-17页 |
| ·FIR数字滤波器设计的实现 | 第17-20页 |
| ·窗函数的选择 | 第17-18页 |
| ·系数的确定 | 第18-20页 |
| ·滤波器原理证明: | 第20-27页 |
| ·信号的产生: | 第21-22页 |
| ·滤波器原理证明 | 第22-27页 |
| 3 滤波器设计方法及流程 | 第27-37页 |
| ·硬件电路设计方法 | 第27-29页 |
| ·传统的硬件电路设计方法 | 第27-28页 |
| ·基于FPGA的硬件电路设计方法 | 第28页 |
| ·电子设计自动化EDA技术 | 第28-29页 |
| ·可编程逻辑器件 | 第29-37页 |
| ·可编程逻辑器件简介 | 第30页 |
| ·基于FPGA器件开发的优点 | 第30-31页 |
| ·FPGA器件的选择 | 第31-32页 |
| ·FPGA设计的开发流程 | 第32-37页 |
| 4 FIR滤波器的算法和模块实现 | 第37-53页 |
| ·FIR数字滤波器的结构原理 | 第37-43页 |
| ·分布式算法原理 | 第37-38页 |
| ·改进的分布式算法 | 第38-40页 |
| ·并行分布式(PDA)算法 | 第40-41页 |
| ·串并结合的分布式算法 | 第41-42页 |
| ·本设计采用的4-BAAT并行算法 | 第42-43页 |
| ·单元模块划分 | 第43-46页 |
| ·FIR滤波器各模块功能的实现 | 第46-53页 |
| ·Verilog设计语言 | 第46页 |
| ·输入延时模块 | 第46-47页 |
| ·预相加模块 | 第47-48页 |
| ·LUT模块 | 第48-49页 |
| ·移位相加模块 | 第49-50页 |
| ·加法树模块 | 第50页 |
| ·控制模块 | 第50-51页 |
| ·FIR数字滤波器的顶层原理图 | 第51-53页 |
| 5 FIR滤波器的综合和仿真 | 第53-60页 |
| ·滤波器的综合 | 第53-55页 |
| ·数字系统的综合 | 第53-54页 |
| ·FIR数字滤波器的综合 | 第54-55页 |
| ·FIR滤波器的仿真 | 第55-60页 |
| ·FIR数字滤波器的前仿真 | 第55-57页 |
| ·FIR数字滤波器的后仿真 | 第57-58页 |
| ·FIR数字滤波器性能分析 | 第58-60页 |
| 6 总结 | 第60-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 附录 | 第67-73页 |
