基于自适应PID的恒温晶振同步控制装置研制
| 内容提要 | 第1-7页 |
| 第1章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·国内外研究现状及发展趋势 | 第7-9页 |
| ·课题研究的意义 | 第9页 |
| ·主要研究内容 | 第9-11页 |
| 第2章 恒温晶振同步控制装置的方案设计 | 第11-19页 |
| ·恒温晶振（OCXO）简介 | 第11-13页 |
| ·方案设计的理论基础 | 第13-16页 |
| ·方案设计 | 第16-18页 |
| ·功能概述 | 第16页 |
| ·设计方案 | 第16-18页 |
| ·设计指标 | 第18-19页 |
| 第3章 恒温晶振同步控制装置的硬件设计 | 第19-31页 |
| ·DSP控制和数据处理单元电路设计 | 第19-23页 |
| ·TMS320 系列DSP处理器介绍 | 第19-20页 |
| ·DSP最小系统设计 | 第20-23页 |
| ·FPGA逻辑控制单元电路设计 | 第23-26页 |
| ·EDA技术简介 | 第23-24页 |
| ·FPGA最小系统设计 | 第24-26页 |
| ·DAC转换电路设计 | 第26-27页 |
| ·光耦隔离电路设计 | 第27-28页 |
| ·复位信号延时电路设计 | 第28页 |
| ·参数显示模块设计 | 第28-29页 |
| ·译码及接口电路设计 | 第29-31页 |
| 第4章 恒温晶振同步控制装置的校频过程 | 第31-41页 |
| ·恒温晶振之间频率偏差辨识 | 第31-34页 |
| ·频率偏差辨识原理 | 第31-32页 |
| ·频率偏差的检测 | 第32-34页 |
| ·DSP状态决策与DAC控制 | 第34-38页 |
| ·自适应PID控制过程 | 第34-36页 |
| ·DAC控制的实现 | 第36-38页 |
| ·恒温晶振之间频率偏差的微调 | 第38-41页 |
| ·频率偏差的误差分析 | 第38-39页 |
| ·DAC控制数据的补偿 | 第39-40页 |
| ·时钟信号相位偏差的检测 | 第40-41页 |
| 第5章 恒温晶振同步控制装置的校相过程 | 第41-49页 |
| ·校相原理 | 第41页 |
| ·时钟信号相位变化方向的检测 | 第41-42页 |
| ·时钟信号初始相位的调整 | 第42-43页 |
| ·多频率同步信号的输出 | 第43-49页 |
| ·基于FPGA的键盘接口设计 | 第44-48页 |
| ·同步信号的频率切换 | 第48-49页 |
| 第6章 恒温晶振同步控制装置的测试及结果分析 | 第49-55页 |
| ·同步控制装置性能指标测试 | 第49-53页 |
| ·测试仪器 | 第49页 |
| ·同步控制装置性能测试 | 第49-53页 |
| ·测试结果分析 | 第53-55页 |
| 第7章 全文总结与建议 | 第55-57页 |
| ·全文总结 | 第55页 |
| ·今后工作建议 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 附录A DSP控制流程图 | 第59-60页 |
| 附录B 恒温晶振同步控制装置电路板 | 第60-61页 |
| 致谢 | 第61-62页 |
| 摘要 | 第62-64页 |
| Abstract | 第64-65页 |
