| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究的背景及来源 | 第13页 |
| ·I~2C 总线接口概述和特点 | 第13-16页 |
| ·串行总线介绍 | 第14-15页 |
| ·I~2C 总线接口概述 | 第15-16页 |
| ·本课题研究内容 | 第16页 |
| ·本文的组织结构 | 第16-17页 |
| 第二章 YHFT-I~2C 快速总线接口研究与总体结构设计 | 第17-33页 |
| ·YHFT-I~2C 控制器简介 | 第17-19页 |
| ·YHFT-I~2C 对标准I~2C 规范的扩展 | 第19-20页 |
| ·YHFT-I~2C 快速总线传输协议简介 | 第20-26页 |
| ·数据有效性 | 第20页 |
| ·操作方式 | 第20-21页 |
| ·开始与结束条件 | 第21-22页 |
| ·串行数据格式 | 第22-24页 |
| ·产生NACK 位的方式选择 | 第24页 |
| ·时钟同步 | 第24-25页 |
| ·I~2C 控制器复位/无效 | 第25-26页 |
| ·YHFT-I~2C 控制器总体设计方案 | 第26-32页 |
| ·I~2C 控制器的功能划分 | 第27页 |
| ·I~2C 控制器的接口定义 | 第27-29页 |
| ·I~2C 工作流程 | 第29-30页 |
| ·寄存器的定义和寻址方式的选择 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 YHFT-I~2C 控制器功能模块设计 | 第33-66页 |
| ·I~2C 总线接口 | 第33-34页 |
| ·SCL 时钟分频算法 | 第34-35页 |
| ·SCL 时钟链路的研究与设计 | 第35-42页 |
| ·预分频时钟的设计 | 第36-37页 |
| ·开始/结束条件时序与检测 | 第37-38页 |
| ·SCL 时钟状态机的设计和优化 | 第38-42页 |
| ·主控制器的设计 | 第42-53页 |
| ·主控状态机设计和优化 | 第42-49页 |
| ·发送模块设计 | 第49-51页 |
| ·接收模块设计 | 第51-53页 |
| ·I~2C 控制器时钟与数据收发链路详解 | 第53-54页 |
| ·多主设备仲裁 | 第54-55页 |
| ·中断和同步事件信号的设计 | 第55-58页 |
| ·FREE 仿真模式设计 | 第58页 |
| ·异步信号的处理 | 第58-61页 |
| ·I~2C 总线接口全定制单元的设计 | 第61-63页 |
| ·OD 门IOBUF 的设计 | 第61-62页 |
| ·滤波单元的设计 | 第62-63页 |
| ·时序参数的保证 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第四章 YHFT-I~2C 的验证与芯片测试 | 第66-88页 |
| ·验证概述 | 第66-68页 |
| ·验证流程 | 第66-67页 |
| ·功能和时序验证概述 | 第67-68页 |
| ·验证层次 | 第68-74页 |
| ·模块级验证 | 第68-69页 |
| ·部件级验证 | 第69页 |
| ·芯片系统级验证 | 第69-73页 |
| ·验证内容 | 第73-74页 |
| ·验证自动化 | 第74-76页 |
| ·覆盖率分析 | 第76-78页 |
| ·逻辑综合与分析 | 第78-79页 |
| ·FPGA 仿真验证 | 第79-81页 |
| ·YHFT-DSP 芯片I~2C 控制器测试与评价 | 第81-84页 |
| ·YHFT-DSP 芯片I~2C 测试策略 | 第81-84页 |
| ·YHFT-DSP 芯片I~2C 测试综合评价 | 第84页 |
| ·YHFT-I~2C 在音频系统中的应用 | 第84-87页 |
| ·本章小结 | 第87-88页 |
| 第五章 结束语 | 第88-90页 |
| ·工作总结 | 第88-89页 |
| ·工作展望 | 第89-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-94页 |
| 作者在学期间取得的学术成果 | 第94-95页 |
| 附录 A YHFT-I~2C 接口寄存器功能说明 | 第95-103页 |