| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 课题背景与意义 | 第10-14页 |
| 1.1.1 课题背景 | 第10-11页 |
| 1.1.2 星载GPU的可行性分析 | 第11-13页 |
| 1.1.3 课题研究意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.2.1 SEU效应发展 | 第14-15页 |
| 1.2.2 GPU容错技术研究现状 | 第15-16页 |
| 1.3 课题主要工作 | 第16页 |
| 1.4 论文的结构安排 | 第16-17页 |
| 第二章 SEU效应和容错技术基本理论 | 第17-29页 |
| 2.1 SEU介绍 | 第17-21页 |
| 2.1.1 SEU产生机制 | 第18-19页 |
| 2.1.2 SEU效应对星载处理器的影响 | 第19-21页 |
| 2.2 容错技术介绍 | 第21-28页 |
| 2.2.1 容软错误的基本原理 | 第22-23页 |
| 2.2.2 硬件容错技术 | 第23-25页 |
| 2.2.3 软件容错技术 | 第25-28页 |
| 2.2.3.1 进程级容错 | 第25-26页 |
| 2.2.3.2 线程级容错 | 第26-27页 |
| 2.2.3.3 指令级容错 | 第27-28页 |
| 2.2.3.4 源代码级容错 | 第28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 GPGPU体系结构与CUDA编程模型 | 第29-41页 |
| 3.1 统一架构的GPU体系结构 | 第29-31页 |
| 3.2 CUDA编程模型与GPU结构映射 | 第31-37页 |
| 3.2.1 软件体系 | 第31-32页 |
| 3.2.2 CUDA编程模型 | 第32-33页 |
| 3.2.3 CUDA存储模型 | 第33-35页 |
| 3.2.4 GPU结构映射模型 | 第35-37页 |
| 3.3 GPGPU-SIM模拟器与线程执行模式 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 星载GPU抗SEU技术研究 | 第41-57页 |
| 4.1 基于TMR-CUDA的GPGPU容错技术分析 | 第41-56页 |
| 4.1.1 基于时间冗余的KERNEL级容错方案 | 第43-45页 |
| 4.1.2 基于多GPU的KERNEL级容错方案 | 第45-46页 |
| 4.1.3 基于VLIW调度器的指令级并行容错方案 | 第46-48页 |
| 4.1.4 基于计算资源的BLOCK级容错方案 | 第48-49页 |
| 4.1.5 基于线程束WARP级容错方案 | 第49-56页 |
| 4.2 比较与投票算法设计 | 第56页 |
| 4.3 本章小结 | 第56-57页 |
| 第五章 星载GPU容错性能和可靠性分析 | 第57-72页 |
| 5.1 实验平台设计 | 第57-58页 |
| 5.1.1 实验环境与平台参数设置 | 第57-58页 |
| 5.1.2 基准程序测试 | 第58页 |
| 5.2 实验性能分析 | 第58-63页 |
| 5.3 可靠性评估方法研究与结果分析 | 第63-70页 |
| 5.3.1 软件容错方案的可靠性评估模型 | 第65-66页 |
| 5.3.2 故障注入与结果分析 | 第66-70页 |
| 5.4 本章小结 | 第70-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 全文总结 | 第72页 |
| 6.2 后续工作展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |