| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题的研究背景和意义 | 第10-11页 |
| 1.2 课题研究现状 | 第11-12页 |
| 1.3 论文结构安排 | 第12-14页 |
| 第2章 系统硬件平台设计 | 第14-28页 |
| 2.1 采集和存储系统的总体设计 | 第14-15页 |
| 2.2 StratixIV平台 | 第15-16页 |
| 2.3 高速ADC硬件模块 | 第16-18页 |
| 2.3.1 高速ADC芯片 | 第16-18页 |
| 2.3.2 间隔交叉采样技术 | 第18页 |
| 2.4 DDR2 SDRAM硬件模块 | 第18-22页 |
| 2.4.1 存储器的比较与选择 | 第18-20页 |
| 2.4.2 DDR2 SDRAM芯片 | 第20-22页 |
| 2.5 PCI Express总线模块 | 第22-27页 |
| 2.5.1 PCI Express的体系结构 | 第22-25页 |
| 2.5.2 PCIe硬核介绍 | 第25-27页 |
| 2.6 本章小结 | 第27-28页 |
| 第3章 FPGA主控逻辑设计 | 第28-56页 |
| 3.1 ADC配置和采集控制 | 第28-31页 |
| 3.2 数据整合和内部缓存模块 | 第31-33页 |
| 3.2.1 数据整合 | 第31-32页 |
| 3.2.2 内部FIFO缓存 | 第32-33页 |
| 3.3 DDR2 SDRAM接.模块设计 | 第33-38页 |
| 3.3.1 IP核介绍和软件定制 | 第34-37页 |
| 3.3.2 DDR2 SDRAM驱动模块设计 | 第37-38页 |
| 3.4 基于PCIe接.的高速传输设计与实现 | 第38-55页 |
| 3.4.1 PCIe与DDR2 SDRAM架构实现 | 第38-43页 |
| 3.4.2 HIP of PCIe | 第43-45页 |
| 3.4.3 SGDMA介绍和参数配置 | 第45-49页 |
| 3.4.4 DMA读控制器 | 第49-52页 |
| 3.4.5 DMA写控制器 | 第52-55页 |
| 3.5 本章小结 | 第55-56页 |
| 第4章 系统各模块调试和整体测试 | 第56-67页 |
| 4.1 采集模块测试 | 第56-58页 |
| 4.2 DDR2 SDRAM的读写性能测试 | 第58-60页 |
| 4.3 PCIe的板卡调试和传输测试 | 第60-63页 |
| 4.4 系统整体测试 | 第63-66页 |
| 4.5 本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第71页 |