S波段小步进频率源的设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 频率合成技术简述 | 第10页 |
| 1.2 频率合成技术指标 | 第10-11页 |
| 1.3 频率合成的基本方式 | 第11-12页 |
| 1.4 本文主要工作 | 第12-14页 |
| 第二章 频率合成理论基础 | 第14-40页 |
| 2.1 锁相式频率合成基础 | 第14-33页 |
| 2.1.1 锁相环路结构基础及基本原理 | 第14-15页 |
| 2.1.2 鉴相器 | 第15-17页 |
| 2.1.2.1 模拟乘法鉴相器模型及工作原理 | 第15-16页 |
| 2.1.2.2 边沿触发鉴频鉴相器模型及工作原理 | 第16-17页 |
| 2.1.3 环路滤波器 | 第17-20页 |
| 2.1.3.1 无源比例积分滤波器 | 第18-19页 |
| 2.1.3.2 有源比例积分滤波器 | 第19-20页 |
| 2.1.4 压控振荡器 | 第20-27页 |
| 2.1.4.1 PLL中VCO基本模型 | 第20-21页 |
| 2.1.4.2 VCO基本原理 | 第21-24页 |
| 2.1.4.3 振荡器基本结构 | 第24-27页 |
| 2.1.5 锁相环主要性能分析 | 第27-33页 |
| 2.1.5.1 锁相环跟踪性能 | 第27-30页 |
| 2.1.5.2 锁相环捕获性能 | 第30-31页 |
| 2.1.5.3 噪声性能 | 第31-33页 |
| 2.2.直接数字式频率合成基础 | 第33-39页 |
| 2.2.1 DDS工作原理 | 第33-34页 |
| 2.2.2 DDS组成 | 第34-35页 |
| 2.2.3 DDS特性分析 | 第35-37页 |
| 2.2.3.1 DDS优点 | 第36-37页 |
| 2.2.3.2 DDS缺点 | 第37页 |
| 2.2.4 DDS输出信号频谱分析 | 第37-39页 |
| 2.2.4.1 DDS理想参数谱分析 | 第37-38页 |
| 2.2.4.2 DDS杂散分量来源 | 第38-39页 |
| 2.2.4.3 提高DDS频谱纯度方法 | 第39页 |
| 2.3 本章小结 | 第39-40页 |
| 第三章 频率合成方案选取及论证 | 第40-50页 |
| 3.1 几种常用DDS+PLL方案 | 第40-43页 |
| 3.1.1 DDS激励PLL | 第40-41页 |
| 3.1.2 PLL内嵌DDS | 第41-42页 |
| 3.1.3 PLL与DDS环外混频 | 第42页 |
| 3.1.4 DDS用作PLL环内小数分频器 | 第42-43页 |
| 3.2 系统方案论证 | 第43-47页 |
| 3.2.1 S波段小步进频率源技术指标 | 第43页 |
| 3.2.2 方案选取 | 第43-44页 |
| 3.2.3 系统指标论证 | 第44-47页 |
| 3.3 芯片选择 | 第47-48页 |
| 3.3.1 PLL芯片选择 | 第47-48页 |
| 3.3.2 DDS芯片选择 | 第48页 |
| 3.4 本章小结 | 第48-50页 |
| 第四章 系统设计及测试 | 第50-72页 |
| 4.1 DDS设计 | 第50-55页 |
| 4.1.1 DDS控制分析 | 第50-53页 |
| 4.1.2 DDS后级滤波器设计 | 第53-55页 |
| 4.2 PLL设计 | 第55-60页 |
| 4.2.1 PLL控制分析 | 第55-56页 |
| 4.2.2 环路滤波器设计 | 第56-58页 |
| 4.2.3 PLL仿真 | 第58-60页 |
| 4.3 控制电路设计 | 第60页 |
| 4.4 VCO设计 | 第60-65页 |
| 4.5 电磁兼容设计 | 第65-66页 |
| 4.5.1 接地 | 第65页 |
| 4.5.2 电源去耦 | 第65-66页 |
| 4.5.3 屏蔽 | 第66页 |
| 4.6 系统调试及测试结果分析 | 第66-71页 |
| 4.6.1 注意事项 | 第66页 |
| 4.6.2 DDS调试和信号分析 | 第66-68页 |
| 4.6.3 系统调试和信号分析 | 第68-71页 |
| 4.7 本章小结 | 第71-72页 |
| 第五章 总结 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得成果 | 第76-77页 |
