12bit低功耗逐次逼近模数转换器的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 模数转换器的概述 | 第9-10页 |
| 1.3 逐次逼近模数转换器国内外研究现状 | 第10-16页 |
| 1.3.1 国外的研究现状 | 第10-14页 |
| 1.3.2 国内的研究现状 | 第14-16页 |
| 1.4 论文主要研究内容 | 第16-17页 |
| 第2章 逐次逼近模数转换器的概述 | 第17-27页 |
| 2.1 逐次逼近模数转换器工作原理 | 第17页 |
| 2.2 逐次逼近模数转换器主要结构 | 第17-22页 |
| 2.2.1 电压按比例缩放型 | 第18页 |
| 2.2.2 电流按比例缩放型 | 第18-20页 |
| 2.2.3 电荷按比例缩放型 | 第20-22页 |
| 2.2.4 混合式结构 | 第22页 |
| 2.3 模数转换器的性能参数 | 第22-26页 |
| 2.3.1 静态参数 | 第22-23页 |
| 2.3.2 动态参数 | 第23-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 SARADC 主要电路模块设计 | 第27-61页 |
| 3.1 SAR ADC 的整体结构 | 第27页 |
| 3.2 DAC 结构的设计 | 第27-41页 |
| 3.2.1 电荷型 DAC 结构的选择 | 第27-38页 |
| 3.2.2 分段式电容阵列的设计 | 第38-40页 |
| 3.2.3 DAC 非线性分析 | 第40-41页 |
| 3.3 比较器的设计 | 第41-53页 |
| 3.3.1 比较器的工作原理 | 第43-47页 |
| 3.3.2 比较器失调校准 | 第47-49页 |
| 3.3.3 比较器电路设计 | 第49-51页 |
| 3.3.4 单位增益缓冲器设计 | 第51-52页 |
| 3.3.5 偏置电路设计 | 第52-53页 |
| 3.4 SAR 时序控制电路设计 | 第53-56页 |
| 3.4.1 基本数字单元设计 | 第53-55页 |
| 3.4.2 时序逻辑电路设计 | 第55页 |
| 3.4.3 逐次逼近控制逻辑电路设计 | 第55-56页 |
| 3.5 I~2C 接口电路设计 | 第56-60页 |
| 3.5.1 I~2C 总线协议 | 第56-57页 |
| 3.5.2 I~2C 数字接口电路设计 | 第57-60页 |
| 3.6 本章小结 | 第60-61页 |
| 第4章 SAR ADC 的仿真分析 | 第61-69页 |
| 4.1 主要电路模块仿真 | 第61-65页 |
| 4.1.1 比较器仿真 | 第61-64页 |
| 4.1.2 时序控制电路仿真 | 第64页 |
| 4.1.3 I~2C 接口电路仿真 | 第64-65页 |
| 4.2 整体仿真 | 第65-68页 |
| 4.2.1 静态特性仿真分析 | 第66-67页 |
| 4.2.2 动态特性仿真分析 | 第67页 |
| 4.2.3 性能分析 | 第67-68页 |
| 4.3 本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 攻读学位期间发表的学术论文 | 第74-76页 |
| 致谢 | 第76页 |
