| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 图表清单 | 第8-10页 |
| 第一章 引言 | 第10-14页 |
| 1.1 课题研究意义及来源 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 主要研究内容和文章的结构安排 | 第12-14页 |
| 第二章 图像预处理 | 第14-29页 |
| 2.1 图像的获取 | 第14-15页 |
| 2.2 图片样张特点分析 | 第15页 |
| 2.3 图像的二值化 | 第15-18页 |
| 2.3.1 几种常用二值化方法 | 第16-18页 |
| 2.3.2 二值化效果对比 | 第18页 |
| 2.5 斑点噪声的去除 | 第18-21页 |
| 2.5.1 中值滤波的基本原理 | 第18-19页 |
| 2.5.2 基于连通性的斑块去除 | 第19-21页 |
| 2.6 直线噪声的去除 | 第21-28页 |
| 2.6.1 直线的检测 | 第22-26页 |
| 2.6.2 直线的去除 | 第26-28页 |
| 2.7 本章小结 | 第28-29页 |
| 第三章 识别预处理 | 第29-38页 |
| 3.1 字符区域的分割 | 第29页 |
| 3.2 单字符的分割 | 第29-32页 |
| 3.2.1 双色字符 | 第29-30页 |
| 3.2.2 字符粘连问题 | 第30-32页 |
| 3.3 字符的归一化 | 第32-37页 |
| 3.3.1 形态学笔画双边缘检测 | 第32-37页 |
| 3.3.2 “1”和“I”的归一化 | 第37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 神经网络识别策略 | 第38-49页 |
| 4.1 神经网络 | 第38-39页 |
| 4.2 BP 神经网络的架构 | 第39-43页 |
| 4.2.1 BP 网络结构选定 | 第39-40页 |
| 4.2.2 输入层 | 第40页 |
| 4.2.3 输出层 | 第40-41页 |
| 4.2.4 隐层 | 第41-42页 |
| 4.2.5 网络的训练 | 第42-43页 |
| 4.3 判别树的架构 | 第43-47页 |
| 4.3.1 基于字符结构特征的树分类法 | 第43-45页 |
| 4.3.2 基于神经网络的两层判别树分类 | 第45-47页 |
| 4.4 识别效果 | 第47-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 硬件仿真系统 | 第49-64页 |
| 5.1 硬件系统的结构 | 第49-50页 |
| 5.2 下位机平台 DSK6416 | 第50-53页 |
| 5.2.1 核心 DSP | 第50-52页 |
| 5.1.2 存储器资源 | 第52页 |
| 5.1.3 集成开发环境 CCS | 第52-53页 |
| 5.3 存储资源配置 | 第53-56页 |
| 5.3.1 所需存储资源估算 | 第53页 |
| 5.3.2 存储分配 | 第53-56页 |
| 5.4 DSP 的自举-Bootloader 二次引导设计 | 第56-57页 |
| 5.5.1 DSP 的程序引导模式 | 第56-57页 |
| 5.5.2 程序的二次引导 | 第57页 |
| 5.5 上位机及通信串口设计 | 第57-59页 |
| 5.5.1 上位机设计 | 第58页 |
| 5.5.2 下位机串口驱动 | 第58-59页 |
| 5.6 系统运行效果 | 第59-62页 |
| 5.6.1 串口通信效果 | 第59-60页 |
| 5.6.2 下位机识别过程 | 第60-61页 |
| 5.6.3 代码运行时效评估 | 第61-62页 |
| 5.7 本章小结 | 第62-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 全文总结 | 第64-65页 |
| 6.2 后续展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 在学期间的研究成果及发表的学术论文 | 第70页 |