FPGA的静态时序分析研究与设计
| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 引言 | 第6-11页 |
| 1.1 FPGA简介 | 第6-8页 |
| 1.2 FPGA的CAD流程 | 第8-10页 |
| 1.3 主要研究工作 | 第10页 |
| 1.4 论文组织 | 第10-11页 |
| 第2章 研究背景 | 第11-20页 |
| 2.1 主流EDA公司的STA工具概述 | 第11-15页 |
| 2.1.1 Xilinx公司 | 第11-12页 |
| 2.1.2 Altera公司 | 第12-13页 |
| 2.1.3 Synopsys公司 | 第13-15页 |
| 2.2 可编程互连资源结构描述 | 第15-19页 |
| 2.2.1 平面式可编程互连结构 | 第15-18页 |
| 2.2.2 层次式可编程互连结构 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第3章 FPGA静态时序分析 | 第20-31页 |
| 3.1 FPGA电路建模 | 第20-24页 |
| 3.1.1 可编程互连资源建模 | 第20-23页 |
| 3.1.2 可编程逻辑资源建模 | 第23-24页 |
| 3.2 算法介绍 | 第24-27页 |
| 3.2.1 线网延时 | 第25页 |
| 3.2.2 路径延时 | 第25-26页 |
| 3.2.3 计算过程 | 第26-27页 |
| 3.3 系统简介 | 第27-28页 |
| 3.4 输出文件 | 第28-30页 |
| 3.4.1 报告文件 | 第28-29页 |
| 3.4.2 仿真网表(SIM_V) | 第29-30页 |
| 3.4.3 延时文件(SDF) | 第30页 |
| 3.5 本章小结 | 第30-31页 |
| 第4章 基于统计方法的STA互连资源时序库 | 第31-52页 |
| 4.1 互连资源时序库 | 第31-32页 |
| 4.2 建立互连资源时序库 | 第32-39页 |
| 4.2.1 准备网表文件 | 第33页 |
| 4.2.2 准备FPGA的芯片结构文件 | 第33-34页 |
| 4.2.3 产生需要的元件SPICE网表 | 第34-37页 |
| 4.2.4 HSPICE仿真 | 第37-38页 |
| 4.2.5 电容等其他参数的提取 | 第38-39页 |
| 4.2.6 数据收集 | 第39页 |
| 4.3 传统的时序库及其问题 | 第39-40页 |
| 4.4 负延时值和正值率 | 第40-41页 |
| 4.5 计算误差的产生 | 第41-42页 |
| 4.6 对数仿真输入法 | 第42-45页 |
| 4.7 累积频数仿真输入法 | 第45-51页 |
| 4.8 本章小结 | 第51-52页 |
| 第5章 测试与分析 | 第52-61页 |
| 5.1 测试概述 | 第52页 |
| 5.2 STA软件回归测试平台 | 第52-56页 |
| 5.2.1 回归测试的定义 | 第52页 |
| 5.2.2 STA软件回归测试的测试目的 | 第52-53页 |
| 5.2.3 STA软件回归测试过程 | 第53-55页 |
| 5.2.4 回归测试结果 | 第55-56页 |
| 5.3 软硬件对比测试 | 第56-59页 |
| 5.4 结果分析 | 第59-60页 |
| 5.5 本章小结 | 第60-61页 |
| 第6章 总结与展望 | 第61-63页 |
| 6.1 本文工作总结 | 第61-62页 |
| 6.2 创新点总结 | 第62页 |
| 6.3 未来工作展望 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 攻读学位期间科研成果 | 第68-69页 |
