| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第一章 前言 | 第9-14页 |
| 1.1 课题的研究背景与意义 | 第9-10页 |
| 1.2 国内外船舶雷达发展状况 | 第10-12页 |
| 1.2.1 船舶雷达发展状况 | 第10-11页 |
| 1.2.2 船舶雷达数据存储与显控终端发展状况 | 第11-12页 |
| 1.3 本文主要研究内容和结构安排 | 第12-14页 |
| 1.3.1 本文主要研究内容 | 第12-13页 |
| 1.3.2 结构安排 | 第13-14页 |
| 第二章 雷达显控终端软件的设计与实现 | 第14-37页 |
| 2.1 雷达显控终端软件设计 | 第14-21页 |
| 2.1.1 显控终端的设计原则 | 第14-15页 |
| 2.1.2 显控终端界面设计 | 第15-16页 |
| 2.1.3 显控终端软件UML类图设计 | 第16-20页 |
| 2.1.4 控终端软件通信指令协议设计 | 第20-21页 |
| 2.2 雷达显控终端软件实现 | 第21-36页 |
| 2.2.1 显控终端软件开发工具介绍 | 第21页 |
| 2.2.2 雷达显控终端界面实现 | 第21-22页 |
| 2.2.3 雷达参数设置区功能实现 | 第22-25页 |
| 2.2.4 雷达目标显示模块功能实现 | 第25-31页 |
| 2.2.5 雷达状态、本船信息和目标信息参数显示模块功能实现 | 第31-32页 |
| 2.2.6 以太网通信模块功能实现 | 第32-36页 |
| 2.3 本章小结 | 第36-37页 |
| 第三章 Nios Ⅱ软核处理器构建与功能实现 | 第37-51页 |
| 3.1 软核处理器简介 | 第37-38页 |
| 3.2 Nios Ⅱ软核处理器通信方案设计 | 第38-39页 |
| 3.3 Nios Ⅱ软核处理器的设计与实现 | 第39-46页 |
| 3.3.1 Nios Ⅱ软核处理器系统的构建 | 第39-42页 |
| 3.3.2 DM9000A驱动模块程序设计 | 第42-45页 |
| 3.3.3 以太网通信功能实现 | 第45-46页 |
| 3.4 Nios Ⅱ软核处理器功能调试 | 第46-50页 |
| 3.4.1 调试环境搭建 | 第47页 |
| 3.4.2 功能调试及结果分析 | 第47-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第四章 基于FPGA的数据采集存储设计与实现 | 第51-59页 |
| 4.1 系统结构设计 | 第51-52页 |
| 4.2 功能模块的设计与实现 | 第52-57页 |
| 4.2.1 A/D数据格式转换模块设计 | 第52-53页 |
| 4.2.2 FIFO控制器设计 | 第53-54页 |
| 4.2.3 软核数据存储设计 | 第54-55页 |
| 4.2.4 其他功能模块设计 | 第55-57页 |
| 4.3 系统功能的仿真验证 | 第57-58页 |
| 4.3.1 测试方案设计 | 第57页 |
| 4.3.2 Modelsim仿真结果分析 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 系统测试及结果分析 | 第59-67页 |
| 5.1 雷达显示控制与存储系统测试与结果分析 | 第59-61页 |
| 5.1.1 测试内容设计 | 第59-60页 |
| 5.1.2 测试结果及分析 | 第60-61页 |
| 5.2 雷达系统整体测试及结果分析 | 第61-66页 |
| 5.2.1 雷达系统显示功能外场测试及结果分析 | 第61-63页 |
| 5.2.2 雷达系统数据存储功能外场测试及结果分析 | 第63-66页 |
| 5.3 本章小结 | 第66-67页 |
| 总结与展望 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-73页 |
| 作者简介 | 第73页 |
| 攻读硕士学位期间发表论文 | 第73页 |
| 攻读硕士学位期间申请专利 | 第73-74页 |
| 攻读硕士学位期间参与项目情况 | 第74页 |